SN65LVDS311串行器通過(guò)1,2或3個(gè)串行輸出鏈路傳輸27個(gè)并行輸入數(shù)據(jù)。器件引腳排列經(jīng)過(guò)優(yōu)化，可與OMAP3630應(yīng)用處理器連接。器件通過(guò)并行CMOS輸入接口的24個(gè)像素位和3個(gè)控制位加載移位寄存器。數(shù)據(jù)通過(guò)像素時(shí)鐘PCLK鎖存到器件中。除了27位之外，器件還增加了一個(gè)奇偶校驗(yàn)位和兩個(gè)保留位，總共有30個(gè)串行位。奇偶校驗(yàn)位允許接收器檢測(cè)單比特錯(cuò)誤。實(shí)現(xiàn)了奇校驗(yàn)。

串行移位寄存器通過(guò)1,2或3個(gè)串行輸出上傳，像素時(shí)鐘數(shù)據(jù)速率為30,15或10倍。在另外的差分輸出上輸出像素時(shí)鐘的副本。串行數(shù)據(jù)和時(shí)鐘通過(guò)子低壓差分信號(hào)（SubLVDS）線路傳輸。 SN65LVDS311支持三種功耗模式（關(guān)斷，待機(jī)和有源）以節(jié)省功耗。

發(fā)送時(shí)，PLL鎖定到輸入像素時(shí)鐘PCLK，并以線速率生成內(nèi)部高速時(shí)鐘。數(shù)據(jù)線。并行數(shù)據(jù)在PCLK的上升沿鎖存。串行數(shù)據(jù)顯示在串行輸出D0，D1，D2上，重新創(chuàng)建由內(nèi)部高速時(shí)鐘產(chǎn)生的像素時(shí)鐘PCLK，并在CLK輸出上輸出。如果輸入時(shí)鐘PCLK停止，則器件進(jìn)入待機(jī)模式以節(jié)省功耗。

兩條鏈路選擇線LS0和LS1控制是使用1,2或3個(gè)串行鏈路。 TXEN輸入可用于將SN65LVDS311置于關(guān)斷模式。如果輸入時(shí)鐘PCLK停止，SN65LVDS311進(jìn)入有效待機(jī)模式。這樣可以最大限度地降低功耗，而無(wú)需控制外部引腳。 SN65LVDS311的特點(diǎn)是可在-40°C至85°C的環(huán)境空氣溫度下工作。所有CMOS輸入均提供故障保護(hù)，以保護(hù)輸入在上電期間不受損壞，并避免在上電期間電流流入器件輸入。