MC100EP195B 3.3 V ECL可編程延遲芯片
數(shù)據(jù)：
數(shù)據(jù)表：3.3V ECL可編程延遲芯片
MC100EP195B是一款可編程延遲芯片（PDC），主要用于時鐘偏移和時序調(diào)整。它提供差分NECL / PECL輸入轉(zhuǎn)換的可變延遲。延遲部分包括一個可編程的門和多路復(fù)用器矩陣，如邏輯圖所示，圖2. EP195B的延遲增量具有大約10 ps的數(shù)字可選分辨率和高達(dá)10.2 ns的凈范圍。所需的延遲由10個數(shù)據(jù)選擇輸入D（9：0）值選擇，并由LEN（引腳10）控制。 LEN上的低電平允許透明LOAD模式的實時延遲值為D（9：0）。 LEN上的低電平到高電平轉(zhuǎn)換將使LOCK和HOLD電流值對D（10：0）中的任何后續(xù)更改產(chǎn)生。與D0（LSB）到D9（MSB）相關(guān)的變化抽頭數(shù)的近似延遲值如表6和圖3所示。
| 特性 |
| |
| |
| |
| |
- PECL模式工作范圍：VCC = 3.0 V至3.6 V，VEE = 0 V
|
- NECL模式工作范圍：VCC = 0 V，VEE = 3.0 V至3.6 V
|
- IN / INb輸入接受LVPECL，LVNECL，LVDS級別
|
- EN引腳上的邏輯高電平將強(qiáng)制Q為邏輯低電壓
|
- D10：0可以選擇LVPECL，LVCMOS或LVTTL輸入電平
|
| |
電路圖、引腳圖和封裝圖
![]()
