，推薦使用?！ ? CycloneII：Cyclone的下一代產(chǎn)品，2005年開始推出，90nm工藝，1.2v內核供電，屬于低成本FPGA，性能和Cyclone相當，提供了硬件乘法器單元 簡評：剛剛推出的新一代低成本
2018-08-20 09:52:02
CC2530芯片 ZED 和ZC,在組網(wǎng)正常的情況下，ZED可以進入低功耗模式，電流在uA級別。當關閉ZC后，ZED會持續(xù)的進行網(wǎng)絡發(fā)現(xiàn)，無法進入低功耗模式。電流達28mA；求教，如何降低ZC發(fā)現(xiàn)網(wǎng)絡的頻次以降低功耗？或者有其他什么方法來降低功耗？
2016-04-07 14:19:54
第一代產(chǎn)品成本降低了30％。這些新器件比同類競爭FPGA價格低50％，而速度卻提高了50％。此外，Nios II軟核嵌入式處理器比最初的Nios處理器功能更強大，而占用的邏輯單元（LE）更少。
2019-07-18 07:43:25
賽靈思公司(Xilinx)最新推出的ISE 12軟件設計套件，實現(xiàn)了具有更高設計生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態(tài)功耗降低多達 30%。
2019-11-08 08:27:56
賽靈思公司(Xilinx)最新推出的ISE 12軟件設計套件，實現(xiàn)了具有更高設計生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態(tài)功耗降低多達 30%。
2019-08-20 08:33:19
FPGA系列專為豐富的連接功能和降低功耗而優(yōu)化設計，支持系統(tǒng)開發(fā)人員滿足市場對新功能的需求，同時還可通過降低多達50%的功耗來降低系統(tǒng)成本，從而提供更加綠色的產(chǎn)品。
2019-07-26 06:47:56
產(chǎn)物。Xilinx Virtex-II 系列平臺 FPGA 提供了現(xiàn)有任何可編程邏輯解決方案的最高性能和最高密度?；鶞蕼y試程序表明，該系列產(chǎn)品在系統(tǒng)性能上比最相近的競爭器件高出 38%。盡管容量從四萬到八百萬系統(tǒng)
2013-09-06 16:28:27
的?！盡icrochip先進單片機架構部產(chǎn)品營銷經(jīng)理崔勇介紹說，而且Microchip XLP產(chǎn)品系列在深睡眠狀態(tài)下的待機電流最低可以降到40nA甚至20nA。這是因為PIC24F“GA3”采用了一些創(chuàng)新，例如引進了一個
2012-03-23 11:18:31
客戶關注的問題。降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設備等新興市場之門的關鍵。
2019-09-20 06:33:32
新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設計抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細小
2012-01-11 11:59:44
市場上已有的解決方案，以降低開發(fā)成本。在當今對成本和功耗都非常敏感的“綠色”環(huán)境下，對于高技術企業(yè)，兩種挑戰(zhàn)都有什么影響呢？第一種挑戰(zhàn)意味著開發(fā)全新的產(chǎn)品，其功能是獨一無二的，具有較低的價格以及較低
2019-08-09 07:41:27
1 新一代WCDMA基站成為業(yè)界焦點移動基站數(shù)量巨大，分布廣泛，應用條件千差萬別，基站性能的好壞也就極大地影響網(wǎng)絡的質量和運行維護成本。因此，在保證網(wǎng)絡質量的前提下，如何提高基站性能，降低客戶網(wǎng)絡
2019-04-10 07:00:04
過去一段時間以來，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構的進展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構的進步，在相應性能上所能帶來的增益正在
2019-08-02 06:32:24
FPGA的功耗高度依賴于用戶的設計，沒有哪種單一的方法能夠實現(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設計就是一種協(xié)調和平衡藝術，在進行低功耗器件的設計時，人們必須仔細權衡性能、易用性、成本、密度以及功率等諸多指標。
2019-08-15 08:28:42
高峰和負載波動，但又不要過多，以避免他們過度使用了不必要的資源。容量規(guī)劃可以幫助降低總體云計算成本?！ ∽詣訑U展資源可以幫助組織確保不為未使用的云容量付費。云計算提供商提供具有自動擴展功能的原生服務
2020-06-23 10:45:14
電子
產(chǎn)品的低
功耗問題經(jīng)常讓
產(chǎn)品設計者頭痛而又不得不面對。以單片機(MCU)為核心的系統(tǒng)，其
功耗主要由單片機
功耗和單片機外圍電路
功耗組成。要
降低單片機系統(tǒng)的
功耗，需要從硬件和軟件兩方面入手?！ ?/div>
2021-02-19 07:23:26
降低工業(yè)應用的總體擁有成本大約三分之一的嵌入式設計人員考慮在嵌入式應用中采用FPGA，只是認為在設計中使用FPGA 過于昂貴。但是，從系統(tǒng)級了解總體擁有成本(TCO) ( 由產(chǎn)品生命周期中的開發(fā)
2013-11-13 11:17:35
降低蜂窩手機功耗并且延長其電池壽命是每一位手機設計工程師的目標。設計工程師正在不斷將MP3播放器、照相機以及全運動視頻等功能加入到現(xiàn)代手機中，從而需要不斷地將功耗降到最低。
2019-08-23 08:26:40
請問如何使ADS1247功耗降低，我用CC2530控制1247，現(xiàn)在整體功耗在休眠時候是5V0.45mA，但是1247說明上有一句說是：在睡眠模式下功耗只有0.1-0.5uA，我已經(jīng)把CC2530
2025-01-10 07:58:04
引言針對中心機房功耗越來越大的問題，某些電信運營商制定了采購設備功耗每年降低20%的目標。半導體是功耗問題的關鍵所在，其解決方法是重新設計芯片實施和交付方案，而最新一代FPGA可以說是主要的推動力
2019-07-31 07:13:26
對于各種不同的數(shù)據(jù)中心工作負載，FPGA 可以顯著提高性能，最大程度減少附加功耗并降低總體擁有成本 (TCO)。
2019-10-10 07:46:05
易失性FPGA的電源特性是什么？如何在進行板級設計時，降低系統(tǒng)的靜態(tài)與動態(tài)功耗？
2021-04-08 06:47:53
我用CH55T測量信號，做4-20mA輸出；降低頻率，功耗還是大。
2022-05-31 06:35:24
如何才能實現(xiàn)降低FPGA設計的功耗？
2021-04-29 06:47:38
在針對大批量應用開發(fā)系統(tǒng)時，要考慮的一個重要因素是成本。有多個方面會影響總體擁有成本，而不僅僅是每個元器件的價格。這包括硅片的功耗要求、材料（BOM）總成本、設計和測試系統(tǒng)的工程師的效能等。選擇FPGA供應商很重要，要考慮影響系統(tǒng)成本的方方面面，這體現(xiàn)在整個產(chǎn)品設計周期中。
2019-10-14 06:11:14
Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設計中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時的靜態(tài)功耗最低可達到2μW，電池壽命是采用主流PLD
2020-05-13 08:00:00
可以做哪些措施來降低功耗
2023-10-23 07:51:09
從當前嵌入式消費電子產(chǎn)品來看，媒體處理與無線通信、3D游戲逐漸融合，其強大的功能帶來了芯片處理能力的增加，在復雜的移動應用環(huán)境中，功耗正在大幅度增加。比如手機，用戶往往希望待機時間、聽音樂時間，以及看MPEG4時間能更長。在這樣的背景下，如何降低入式芯片的功耗已迫在眉睫。
2019-08-28 08:27:58
自己做了一個電路板，因為功耗除了點問題，怎么降低電路板功耗呢
2019-08-07 22:21:34
降低功耗的最重要的途徑是使用MSP430的時鐘系統(tǒng)來最大限度地提高MSP430處于低功耗模式的時間。怎樣降低msp430的功耗？
2014-11-09 23:10:18
降低功耗不光能夠大大的節(jié)約電能還能簡化電源部分的設計，甚至可以用于手持設備上面使用，這些都已經(jīng)越來越成為未來產(chǎn)品的設計方向。
2021-02-26 07:27:17
請問有什么方法可以降低Linux的成本嗎？
2021-04-25 06:15:12
50%平場信號通過MAX9503G的應用電路。圖4a. MAX9503G輸出波形中的藍色線段表示50%平場信號的近似直流平均值。新一代產(chǎn)品的功耗：1.8V視頻濾波放大器MAX9509是Maxim
2020-12-17 09:52:10
。結果，與現(xiàn)有產(chǎn)品相比，高頻逆變器運行期間的功耗可降低約50％。介紹為了減少溫室氣體CO2的排放以抑制全球變暖，需要提高電力轉換系統(tǒng)的效率，尤其是可再生能源的發(fā)電。從燃燒汽車向電動汽車的轉變還針對更可
2020-09-02 15:49:13
制造業(yè)，生產(chǎn)成本只是總成本的一部分，約占50—70%，另有相當大的一部分成本產(chǎn)生于技術研發(fā)、市場行銷、消費者服務等領域，而它們在成本分析中卻常常很少受到重視。因此，在重視降低生產(chǎn)成本的同時，要從整個供應鏈角度
2018-10-11 10:20:16
，該如何從工程的角度來應對挑戰(zhàn)，降低研發(fā)和成本呢？本期設計坊與你一起來探討如何降低工業(yè)應用總體擁有成本（TCO）？看Altera公司的FPGA器件如何幫你降低總體擁有成本（TCO）？下載閱讀《降低工業(yè)
2013-11-12 10:51:03
什么是TICKLESS？怎么能實現(xiàn)功耗的降低呢？TICKLESS是如何去實現(xiàn)功耗降低的呢？
2022-02-24 08:02:02
如何利用FPGA設計技術降低功耗？
2021-04-13 06:16:21
)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構提供多達512個并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz
2019-07-15 06:18:56
1 與前幾代技術相比，Cyclone V FPGA大致降低的功耗低成本28nm產(chǎn)品提高設計靈活性從系統(tǒng)設計的角度看，某一FPGA系列提供多種器件密度選擇有很大優(yōu)勢。Cyclone V FPGA的系列
2015-02-09 15:02:06
高度集成的單芯片射頻收發(fā)器解決方案 (例如，ADI 推出的 ADRV9008/ADRV9009 產(chǎn)品系列) 的面市促成了此項成就。在此類系統(tǒng)的 RF 前端部分仍然需要實現(xiàn)類似的集成，意在降低功耗 (以改善熱管理) 和縮減尺寸(以降低成本)，從而容納更多的 MIMO 通道。
2019-07-31 07:05:44
開發(fā)下一代DSP硬件平臺的挑戰(zhàn)包括數(shù)字信號處理(DSP)在內的下一代產(chǎn)品，需要提高性能和靈活性，同時縮短開發(fā)周期，降低成本與功耗。FPGA的靈活性能實現(xiàn)高度并行性，即便最嚴
2010-07-09 13:20:28
26 新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設計抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的
2009-06-20 10:37:12
2604 
摘 要： 本文介紹了一種新的復用器重構算法，能夠降低FPGA實際設計20％的成本。該算法通過減少復用器所需查找表（LUT）的數(shù)量來實現(xiàn)。算法以效率更高的4:1復用
2009-06-20 10:40:38904 
賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準
賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準，與前一代產(chǎn)品系列相比功耗降低
2009-07-29 14:39:461119 賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準
賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標準，與前一代產(chǎn)品系列相比功耗降低50%，與競爭產(chǎn)品相
2009-11-11 16:46:511123 臺積電協(xié)助巨積降低下一世代產(chǎn)品25%的漏電功耗
TSMC6日宣布，客戶美商巨積公司(LSI Corporation)使用TSMC65納米低功耗工藝的降低功耗(PowerTrim)技術，有效減少下一世代產(chǎn)
2010-01-08 12:27:12870 基于Virtex4+FPGA的低功耗圖像融合系統(tǒng)，感興趣的可以看看。
2016-09-22 14:08:55101 在絕大部分使用電池供電和插座供電的系統(tǒng)中，功耗成為需要考慮的第一設計要素。Xilinx決定使用20nm工藝的UltraScale器件來直面功耗設計的挑戰(zhàn)，本文描述了在未來的系統(tǒng)設計中，使用Xilinx 20nm工藝的UltraScale FPGA來降低功耗的19種途徑。
2018-07-14 07:21:006608 設計出“更綠色”的產(chǎn)品。Virtex-6 FPGA系列比前一代產(chǎn)品功耗降低多達50%，成本降低多達20%。該系列產(chǎn)品進行了最合適的組合優(yōu)化，包括靈活性、硬內核IP、收發(fā)器功能以及開發(fā)工具支持， 從而可以幫助客戶滿足市場需求，在追求更高帶寬的同時, 適應不斷演化的標準以及苛刻的性
2018-10-24 20:54:02815 reconfigure.io的Rob Taylor在法蘭克福的XDF 2018云軌道中展示了一個用例。
Rob討論了FPGA在FPGA中的可訪問性，降低了評估和利用FPGA的成本。
2018-11-22 06:08:004071 VirtexUltraScale ASIC級系列產(chǎn)品利用FPGA和為客戶帶來領先一代產(chǎn)品價值的量產(chǎn)質量級3D IC技術，為業(yè)界提供了唯一可將系統(tǒng)級性能和集成度提升2倍以上，并將功耗降低多達50%的可編程方案。
2019-07-24 08:43:593394 大程度地實現(xiàn)差異化。 Virtex-7 FPGA擁有多達96個高級串行收發(fā)器，使設計人員能夠將突破性的帶寬構建到下一代通信解決方案中。Virtex-7 FPGA可提供多達200萬個邏輯單元和超過5TMACS DSP的吞吐量。這些資源支持大規(guī)模并行數(shù)據(jù)處理體系結構，這些體系結構在每個時鐘周
2020-06-05 13:55:402130 10月13日，Imagination Technologies（以下簡稱Imagination）宣布推出新一代的GPU產(chǎn)品IMG B系列（IMG B－Series）IP，具體包含BXE、BXM
2020-10-20 14:55:163703 據(jù)韓聯(lián)社報道，今天，韓國信息通信技術部表示，韓國計劃在2030年之前開發(fā)多達50種以人工智能為重點的系統(tǒng)芯片，因為該國力爭在其半導體制造和內存芯片的傳統(tǒng)立足點以外領域拓展領先地位。
2020-10-21 10:14:062343 并不是所有元件都具有相同的靜止功耗。根據(jù)普遍規(guī)則，器件工藝技術尺寸越小，泄漏功耗越大。但并不是所有工藝技術都一樣。例如，對于 90 nm 技術來說，Virtex-4 器件與其他 90 nm FPGA 技術之間在靜止功耗方面存在顯著差異，
2021-01-08 17:46:486143 提升多達 40%，將數(shù)據(jù)中心、網(wǎng)絡和邊緣計算應用的功耗降低多達 40%。英特爾 Agilex SoC FPGA 還集
2021-04-07 16:51:322733 通過使用NVIDIA的TensorRT對微信識物和OCR的模型進行加速，在降低單次推理時延50%以上的同時，節(jié)約了多達64%的顯存。
2022-04-13 14:44:262425 當您設計和生產(chǎn)產(chǎn)品時，PCB很容易成為整個產(chǎn)品中成本最高的組件之一，因此降低PCB成本可能是被證明有利于降低整體生產(chǎn)成本的主要因素之一。主要是通過減小PCB尺寸、選擇合適的組件和引入合適的設計技術來
2022-07-06 16:56:014627 
本文作者：觸翔科技-工控主板 工業(yè)用電一直是國內用電量的大頭，所以工業(yè)降低能耗一直是企業(yè)追求的目標，為此，也有工控機主板廠家推出超低功耗工控機主板，那工控機主板是怎么降低功耗的呢？ 1、超低功耗工控
2022-12-06 15:33:591055 一站式PCBA智造廠家今天為大家講講如何通過PCB設計降低PCBA成本?通過PCB設計降低PCBA成本的方法。我們可以通過PCB設計的合理尺寸和公差來降低產(chǎn)品PCBA成本，接下來為大家介紹如何通過PCB設計降低PCBA成本。
2022-12-23 09:17:572020 如何降低設備功耗，降低采集設備功耗的幾種方法 工程監(jiān)測傳感器 以下是降低數(shù)采設備功耗的一些方法： 優(yōu)化硬件設計：通過選擇低功耗的芯片、使用更高效的轉換器、減少功率損耗等方式來優(yōu)化硬件設計，從而降低功耗
2023-10-11 09:29:002750 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論