F2803x Piccolo? 微控制器系列提供了C28x的電源? 核心和控制律加速器（CLA）與低引腳數(shù)設備中的高度集成控制外圍設備相結(jié)合。這個系列的代碼與以前基于C28x的代碼兼容，并且提供了高水平的模擬集成。內(nèi)部電壓調(diào)節(jié)器允許單軌運行。增強了HRPWM模塊以允許雙邊緣控制（頻率調(diào)制）。添加了具有內(nèi)部10位參考的模擬比較器，可以直接路由以控制PWM輸出。ADC從0轉(zhuǎn)換到3.3V固定滿標度范圍，并支持比率度量VREFHI/VREFLO參考。ADC接口已針對低開銷/延遲進行了優(yōu)化

　　表2-2描述了信號。除JTAG引腳外，GPIO功能是重置時的默認值，除非另有說明。下面列出的外圍信號是備用功能。某些外圍功能可能并非在所有設備中都可用。詳見表2-1。輸入不允許5伏電壓。所有GPIO引腳都是I/O/Z，并具有一個內(nèi)部上拉，可以在每個引腳的基礎上有選擇地啟用/禁用。此功能僅適用于GPIO引腳。復位時不啟用PWM引腳上的上拉。其他GPIO引腳上的上拉在重置時啟用。AIO引腳沒有內(nèi)部上拉。注：使用片上VREG時，GPIO19、GPIO34、GPIO35、GPIO36、GPIO37和GPIO38引腳可能在通電期間出現(xiàn)故障。如果這在應用中不可接受，可從外部提供1.8 V。使用外部1.8伏電源時，無電源順序要求。但是，如果I/O引腳的電平移位輸出緩沖器中的3.3-V晶體管在1.9-V晶體管之前通電，則輸出緩沖器有可能開啟，從而導致通電期間引腳出現(xiàn)故障。為避免此行為，請在VDDIO引腳之前或同時為VDD引腳通電，確保VDD引腳在VDDIO引腳達到0.7 V之前達到0.7 V。