近年來，通訊技術(shù)、計算機技術(shù)的發(fā)展越來越快，高速數(shù)字電路在設(shè)計中的運用越來越多，數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計對信號完整性技術(shù)的需求越來越迫切。在中、大規(guī)模電子系統(tǒng)的設(shè)計中，系統(tǒng)地綜合運用信號完整性技術(shù)可以帶來很多好處，如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。數(shù)字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設(shè)計工程師需要通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種噪聲，經(jīng)過精心設(shè)計和權(quán)衡，控制總噪聲不超過電路的抗干擾能力，保證產(chǎn)品性能的可靠實現(xiàn)。為了滿足中興上研一所的科研需要，我們在去年和今年關(guān)于信號完整性技術(shù)合作的基礎(chǔ)上，克服時間緊、任務(wù)重的困難，編寫了這份硬件設(shè)計培訓系列教材的“信號完整性” 部分。由于我們的經(jīng)驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家批評指正。本教材的對象是所內(nèi)硬件設(shè)計工程師，針對我所的實際情況，選編了第一章——導論、第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計，相信會給大家?guī)硪嫣帯Ｍ瑫r，也希望通過我們的不懈努力能消除大家在信號完整性方面的煩腦。

?

　　基本概念

　　高速數(shù)字設(shè)計（High-Speed Digital Design）強調(diào)被動元件的特性及其對電路性能的影響， 包括導線、印制電路板以及集成電路封裝等等；高速數(shù)字設(shè)計研究被動元件如何影響信號傳輸 （振鈴和反射）， 信號之間的相互作用 （串擾）；信號完整性 （Signal Integrity，以下簡稱 SI） 是指信號在信號線上的質(zhì)量。 信號具有良好的信號完整性是指當在需要的時候具有所必需達到的電壓電平數(shù)值；信號完整性是保證系統(tǒng)穩(wěn)定的基礎(chǔ)，分析討論系統(tǒng)信號完整性是非常必要的。