描述

設(shè)計一個簡單的 SOC

介紹

片上系統(tǒng)是當(dāng)今計算生態(tài)系統(tǒng)不可或缺的一部分。他們正在尋找進入許多應(yīng)用程序的方式，并且非常有效。因此，該項目將幫助您設(shè)計和實現(xiàn)您自己的 SOC。

如何開始？

先決條件 - AMBA AHB Lite 協(xié)議、Xilinx FPGA 套件、Verilog HDL。

主意

眾所周知，第一個 hello world 介紹性項目始終是 LED 閃爍，我們也將這樣做。在這個項目中，我們將使用 ARM Cortex - M0 設(shè)計啟動評估 IP 設(shè)計一個 SOC，并將實現(xiàn)一個 GPIO 輸出寄存器，我們將使用它來切換 FPGA 套件 (ARTY-A7) 上的 LED。

難度級別：中級

指示

1. 將存儲庫克隆到本地系統(tǒng)

2. 創(chuàng)建一個新的 vivardo 項目并選擇 RTL 設(shè)計選項。

3. 將所有 Verilog 文件添加到項目中。

4. 根據(jù)您的 FPGA 套件添加約束文件。(ARTY - A7)

5.運行Synthesis，implementation，最后生成bitstream文件。

6. 將其上傳到 FPGA 套件。

筆記（***）：

1) 如果您有一個 ARTY-A7 {35T} FPGA 套件，GitHub 存儲庫包含比特流文件。所以，你可以上傳它并查看結(jié)果。

2）存儲庫中的所有代碼都已注釋并且易于理解。

?