伊人三四五区,人妻精品亚洲少妇,美胸美腿大香蕉

技術(shù)頻道

應(yīng)用頻道

電子發(fā)燒友網(wǎng) > 技術(shù)文庫

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。

基于 FPGA 的目標(biāo)檢測網(wǎng)絡(luò)加速電路設(shè)計(jì)

目前主流的目標(biāo)檢測算法都是用CNN來提取數(shù)據(jù)特征，而CNN的計(jì)算復(fù)雜度比傳統(tǒng)算法高出很多。同時(shí)隨著CNN不斷提高的精度，其網(wǎng)絡(luò)深度與參數(shù)的數(shù)量也在飛快地增長，其所需要的計(jì)算資源和內(nèi)存資源也在不斷增加。...

1280次閱讀 · 0評(píng)論 fpga
FPGA到底是什么？FPGA為什么比GPU的延遲低？

不管通信還是機(jī)器學(xué)習(xí)、加密解密，算法都是很復(fù)雜的，如果試圖用 FPGA 完全取代 CPU，勢必會(huì)帶來 FPGA 邏輯資源極大的浪費(fèi)，也會(huì)提高 FPGA 程序的開發(fā)成本。...

2246次閱讀 · 0評(píng)論處理器fpgacpu摩爾定律云計(jì)算
FPGA數(shù)字圖像處理概念與算法簡析

數(shù)字圖像(Digital Image)，是計(jì)算機(jī)視覺與圖像處理的基礎(chǔ)，區(qū)別于模擬圖像。通常直接觀測到的圖像可以理解成連續(xù)的模擬量，模擬量在處理時(shí)涉及運(yùn)算相對(duì)復(fù)雜，內(nèi)部相關(guān)性較高，難以形成統(tǒng)一定量的標(biāo)準(zhǔn)。...

2497次閱讀 · 0評(píng)論 fpgaCMOS圖像傳感器DDR數(shù)字圖像
淺談FPGA單獨(dú)下載固化文件的幾種方式

對(duì)于FPGA工程師除了日常的調(diào)試工作以外，批量生產(chǎn)時(shí)候指導(dǎo)生成人員下載我們生成的固化文件也是我們的工作，所以今天講一講FPGA單獨(dú)下載<固化文件>的幾種方式。...

3364次閱讀 · 0評(píng)論 fpgaXilinx
關(guān)于FPGA 脈動(dòng)陣列的設(shè)計(jì)方案解析

脈動(dòng)陣列：數(shù)據(jù)流同步流過相鄰的二維陣列單元的處理器結(jié)構(gòu)，一般不同方向流過不同數(shù)據(jù)。...

2180次閱讀 · 0評(píng)論處理器fpga寄存器
資深FAE的講解的FPGA入門學(xué)習(xí)經(jīng)驗(yàn)

FPGA 開發(fā)的難度高居主控芯片（CPU，DSP，F(xiàn)PGA，專用芯片等）的榜首，芯片廠家為了配合市場需求，連年不斷升級(jí)器件軟件，這對(duì)于研發(fā)來講就是災(zāi)難，但是為了提升最終產(chǎn)品的競爭力，提升我們自身的價(jià)值，我們不得不去學(xué)習(xí)掌握。...

1327次閱讀 · 0評(píng)論 fpga
業(yè)內(nèi)首款全國產(chǎn)ARM+FPGA工業(yè)核心板

　　ARM\FPGA\ROM\RAM\連接器等所有器件均為國產(chǎn)工業(yè)級(jí)（-40°C~+85°C）ARM：全志T3/A40i，準(zhǔn)車規(guī)級(jí)芯片　　●FPGA：紫光同創(chuàng)Logos PGL25G/PGL50G 　　ROM、RAM、連接器等所有器件均采用國產(chǎn)工業(yè)級(jí)方案　　穩(wěn)定匹配國產(chǎn)大型嵌入式系統(tǒng)翼輝S...

1958次閱讀 · 0評(píng)論 fpgaarm核心板
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧

　FPGA（Field-Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。...

920次閱讀 · 0評(píng)論 fpgaC語言VerilogHDL
FPGA與ADC數(shù)字輸出的各種接口協(xié)議和標(biāo)準(zhǔn)

現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。本文簡要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。...

2762次閱讀 · 0評(píng)論 fpgaadcSPI
如何完成一個(gè)FPGA工程？

prj為工程文件存放目錄；rtl為verilog可綜合代碼存放目錄；tb為測試文件存放目錄；image為設(shè)計(jì)相關(guān)圖片存放目錄；doc為設(shè)計(jì)相關(guān)文檔存放目錄；prj文件夾下還建立了子文件夾ip，用于存放quartus中生成的IP核文件。...

1033次閱讀 · 0評(píng)論 fpgaFPGA芯片Verilog HDL
FPGA技術(shù)的流水線設(shè)計(jì)思想解析

濾波器系數(shù)與本系列第2篇中相同，系統(tǒng)設(shè)置20MHz采樣率，1.5MHz通帶截止頻率、8.5MHz阻帶截止頻率，對(duì)1MHz+9MHz的疊加信號(hào)濾波。上圖中所有加法器（AddSub）和乘法器（Mult）中的Latency都為0，即純組合邏輯。...

2327次閱讀 · 0評(píng)論 fpga濾波器加法器
FPGA的基礎(chǔ)知識(shí)及其工作原理

每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。...

2328次閱讀 · 0評(píng)論 fpga數(shù)字電路FPGA芯片隨機(jī)存取存儲(chǔ)器
FPGA的開發(fā)流程及仿真技術(shù)解析

FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去。...

2864次閱讀 · 1評(píng)論 fpgaeda
FPGA設(shè)計(jì)的7項(xiàng)原則介紹

異步電路的邏輯核心是用組合邏輯電路實(shí)現(xiàn)，比如異步的FIFO/RAM讀寫信號(hào)，地址譯碼等電路。電路的主要信號(hào)、輸出信號(hào)等并不依賴于任何一個(gè)時(shí)鐘性信號(hào)，不是由時(shí)鐘信號(hào)驅(qū)動(dòng)FF產(chǎn)生的。...

880次閱讀 · 0評(píng)論 fpga模擬電路cpld異步電路
FPGA架構(gòu)及相關(guān)基本概念

FPGA(Field Programmable Gate Array, 現(xiàn)場可編程邏輯陣列)是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。...

1555次閱讀 · 0評(píng)論 dspfpgaarm可編程器件
基于CORDIC算法的實(shí)現(xiàn)方法

整個(gè)仿真結(jié)構(gòu)如圖1所示，由相位累加控制器和sin波形存儲(chǔ)器組成。仿真生成采樣率為44.1KHZ @1KHZ正玄波和余弦波(相位相差90度)。...

1077次閱讀 · 0評(píng)論 fpgaDDSLUTIIR濾波器
萊迪思Avant-E FPGA器件為網(wǎng)絡(luò)邊緣處理而生

隨著Avant平臺(tái)的推出，萊迪思為市場注入了新的可能性。萊迪思Avant旨在將行業(yè)領(lǐng)先的低功耗、小尺寸和高性能優(yōu)勢引入中端FPGA。...

849次閱讀 · 0評(píng)論 fpga萊迪思計(jì)算機(jī)視覺
利用FPGA的可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗

AMD-Xilinx在20nm & 16nm節(jié)點(diǎn)Ultrascale系列器件使用FinFET工藝，F(xiàn)inFET與Planar相比在相同速度條件下功耗低20%-50%。...

2338次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)asic晶體管
7系列FPGA為核心的宇航用整體解決方案

宇航用7系列FPGA產(chǎn)品支持最高工作頻率為800MHz，內(nèi)部包含可編程邏輯模塊、DSP單元、塊存儲(chǔ)單元、高速串行接口、PCIe等豐富的邏輯資源和IP核資源，能夠滿足高、中、低等各種資源數(shù)量的應(yīng)用需求，適用于圖像處理、高帶寬傳輸、復(fù)雜加解密算法等應(yīng)用場景。...

3009次閱讀 · 0評(píng)論 fpga存儲(chǔ)器電平轉(zhuǎn)換
Verilog電路設(shè)計(jì)之單bit跨時(shí)鐘域同步和異步FIFO

FIFO用于為匹配讀寫速度而設(shè)置的數(shù)據(jù)緩沖buffer，當(dāng)讀寫時(shí)鐘異步時(shí)，就是異步FIFO。多bit的數(shù)據(jù)信號(hào)，并不是直接從寫時(shí)鐘域同步到讀時(shí)鐘域的。...

2008次閱讀 · 0評(píng)論 fifoVerilog