完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。
電源應(yīng)選擇輸出電流大于器件最大要求電流的DCDC供電，原則上DCDC的開關(guān)頻率越高需要的功率電感和濾波電容體積就越小，根據(jù)板級實(shí)際情況選擇開關(guān)頻率。...
同步FIFO的意思是說FIFO的讀寫時鐘是同一個時鐘，不同于異步FIFO，異步FIFO的讀寫時鐘是完全異步的。同步FIFO的對外接口包括時鐘，清零，讀請求，寫請求，數(shù)據(jù)輸入總線，數(shù)據(jù)輸出總線，空以及滿信號。...
而且現(xiàn)在的LUT都是4輸入或者6輸入，可以做成邏輯門的組合，跟普通的邏輯門個數(shù)肯定不會是一對一關(guān)系。今天我們來看下這個關(guān)系如果對應(yīng)。...
在FPGA調(diào)試過程中，除了邏輯代碼本身的質(zhì)量之外，F(xiàn)PGA板子上PCB走線、接插件質(zhì)量等因素的影響也非常重要。...
FPGA常年來被用作專用芯片（ASIC）的小批量替代品，然而近年來在微軟、百度等公司的數(shù)據(jù)中心大規(guī)模部署，以同時提供強(qiáng)大的計(jì)算能力和足夠的靈活性。...
本設(shè)計(jì)的實(shí)現(xiàn)對醫(yī)院培養(yǎng)的經(jīng)驗(yàn)少的醫(yī)生盡快掌握心臟手術(shù)操作流程很有價值，未來將可以培養(yǎng)更多從事心臟手術(shù)工作的醫(yī)學(xué)專業(yè)畢業(yè)的學(xué)生或剛剛從事這個行業(yè)的社會醫(yī)生。...
當(dāng)這些時鐘一啟動，它們之間存在一個固定的相位關(guān)系，如此可以避免任何建立時間和保持時間違規(guī)。只要時鐘沒有漂移，就沒有任何時序違規(guī)出現(xiàn)，并且器件會如預(yù)想那樣工作。...
協(xié)處理器是一個處理單元，該處理單元與一個主處理單元一起使用來承擔(dān)通常由主處理單元執(zhí)行的運(yùn)算。通常，協(xié)處理器功能在硬件中實(shí)現(xiàn)以替代幾種軟件指令。通過減少多種代碼指令為單一指令，以及在硬件中直接實(shí)現(xiàn)指令的方式，從而實(shí)現(xiàn)代碼加速。...
FPGA是可重新編程的器件，因此系統(tǒng)設(shè)計(jì)人員可以不斷開發(fā)、測試和實(shí)施對現(xiàn)有功能的優(yōu)化，或者引入全新的功能，無需等待下一代系統(tǒng)。而且，由于FPGA的算法不斷發(fā)展，可以適應(yīng)各種變化，在PC生命周期內(nèi)持續(xù)優(yōu)化新功能。...
當(dāng)然，任何編程語言的學(xué)習(xí)都不是一朝一夕的事，經(jīng)驗(yàn)技巧的積累都是在點(diǎn)滴中完成，F(xiàn)PGA設(shè)計(jì)也無例外。下面就以我的切身體會，談?wù)凢PGA設(shè)計(jì)的經(jīng)驗(yàn)技巧。...
1.GPU加速：GPU是一種多核處理器，GPU起初是用來進(jìn)行圖形處理任務(wù)的，經(jīng)過長時間的發(fā)展，GPU的發(fā)展是日趨復(fù)雜的，而且針對不同的領(lǐng)域也有不同。...
FPGA端功能 a)將測試數(shù)據(jù)(0x00 ~ 0xFF)寫入FIFO。 b)從FIFO讀出數(shù)據(jù)，按行與幀的方式、1024 x 512的分辨率，通過CSI總線發(fā)送至ARM端。 使用的CSI總線為CSI0，最高支持分辨率為1080P30，數(shù)據(jù)位寬為8bit。...
目前主流的FPGA仍是基于查找表技術(shù)的，已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能（如RAM、時鐘管理和DSP）的硬核（ASIC型）模塊。如圖1-1所示（注：圖1-1只是一個示意圖，實(shí)際上每一個系列的FPGA都有其相應(yīng)的內(nèi)部結(jié)構(gòu)），F(xiàn)PGA芯片主要由6部分完成，分別為：可編程輸入輸出單元、...
最近幾年，F(xiàn)PGA這個概念越來越多地出現(xiàn)。例如，比特幣挖礦，就有使用基于FPGA的礦機(jī)。還有，之前微軟表示，將在數(shù)據(jù)中心里，使用FPGA“代替”CPU，等等。 其...
組合邏輯電路的特點(diǎn)是輸入的變化直接反映了輸出的變化，其輸出的狀態(tài)僅取決于輸入的當(dāng)前狀態(tài)，與輸入、輸出的原始狀態(tài)無關(guān)。如果從電路結(jié)構(gòu)上來講，組合邏輯電路是沒有觸發(fā)器組件的電路。...
有想法把最近看到關(guān)于FPGA相關(guān)的(名詞)概念做個總結(jié)，解釋內(nèi)容主要來自其他博客，我只加部分個人理解，做個拾荒者，撿其重點(diǎn)，作為摘錄，文末羅列參考資料。...
目前，大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運(yùn)行。...
可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。...
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
