日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示
電子發(fā)燒友網(wǎng) > 技術文庫

電子發(fā)燒友網(wǎng)技術文庫為您提供最新技術文章,最實用的電子技術文章,是您了解電子技術動態(tài)的最佳平臺。

  • Python中參數(shù)化測試的實現(xiàn)思路解析

    通常而言,一個測試方法就是一個最小的測試單元,其功能應該盡量地原子化和單一化。...

    810次閱讀 · 0評論 python
  • 基于可邏輯編輯器件實現(xiàn)串口通訊系統(tǒng)的設計

    隨著多微機系統(tǒng)的應用和微機網(wǎng)絡的發(fā)展,通信功能越來越顯得重要。串行通信是在一根傳輸線上一位一位地傳送信息。這根線既作數(shù)據(jù)線又作聯(lián)絡線。串行通信作為一種主要的通信方式,由于所用的傳輸線少,并且可以借助現(xiàn)存的電話網(wǎng)進行信息傳送,因此特別適合于遠距離傳送。在串行傳輸中,通信雙方都按通信協(xié)議進行,所謂通信協(xié)...

    911次閱讀 · 0評論 fpga芯片串口
  • 基于ASIC和VHDL語言實現(xiàn)成/解幀電路的設計

    符合G.704 標準的E1 幀結構如圖1 所示,每基本幀由32 個路時隙(ts0“ts31)組成,分別分配給30 個話音數(shù)據(jù)流和相應輔助信息。每個路時隙由8bit 碼組成,基本幀幀頻為8K,而每16 基本幀(F0”F15) 構成一個復幀,故每個復幀共由4096 比特組成。...

    1608次閱讀 · 0評論 asic脈沖vhdl
  • 基于System Generator for DSP工具實現(xiàn)FPGA系統(tǒng)的設計方案

    近年來,在數(shù)字通信、網(wǎng)絡、視頻和圖像處理領域,FPGA已經(jīng)成為高性能數(shù)字信號處理系統(tǒng)的關鍵元件.FPGA的邏輯結構不僅包括查找表、寄存器、多路復用器、存儲器,而且還有快速加法器、乘法器和I/O處理專用電路.FPGA具有實現(xiàn)高性能并行算法的能力,是構成高性能可定制數(shù)據(jù)通路處理器(數(shù)字濾波、FFT)的理...

    2155次閱讀 · 0評論 處理器dspfpga
  • 基于FPGA器件FLEX10k30A實現(xiàn)成形濾波器的設計

    根據(jù)Nyquist第一準則,基帶信號成形能夠消除碼間串擾的影響。隨著超高速數(shù)字集成電路的發(fā)展,成形濾波器已經(jīng)由過去的基帶頻域模擬成形濾波器變成現(xiàn)在的基帶時域數(shù)字成形濾波器。與基帶模擬成形濾波器相比,基帶數(shù)字成形濾波器具有高精度、高可靠性和高靈活性等優(yōu)點;同時還具有便于大規(guī)模集成、易于實現(xiàn)線性相位等特...

    1617次閱讀 · 0評論 fpga集成電路濾波器
  • 基于VHDL語言和可編程邏輯器件實現(xiàn)Petri網(wǎng)邏輯控制器的設計

    VHDL語言由于其其強大的行為描述能力及與硬件行為無關的特性,被廣泛的用于數(shù)字系統(tǒng)設計,實現(xiàn)了硬件電路設計的軟件化,成為實現(xiàn)Petri網(wǎng)邏輯控制器的有力的工具。用VHDL語言進行數(shù)字電路設計的很大的優(yōu)勢是其自頂向下的設計方法,可以充分的實現(xiàn)電路的層次化設計,從而很方便的修改頂層的控制器電路。本文分別...

    1390次閱讀 · 0評論 fpga集成電路cpld
  • 基于FPGA器件XCL5VLX50芯片實現(xiàn)激光脈沖測距雷達系統(tǒng)的設計

    FPGA的選型主要基于高速和RAM資源豐富考慮目。由于XCL5VLX50的內核可工作在550MHz時鐘嚇,同時內部具有接近2 Mbit的RAM存儲空間,能很好滿足前端高速A/D數(shù)據(jù)采集和存儲接口設計,同時也能滿足高速數(shù)據(jù)吞吐率的要求。...

    2812次閱讀 · 0評論 fpga芯片激光
  • 基于EP2S60型FPGA芯片的LDPC碼快速編碼的實現(xiàn)設計

    低密度奇偶校驗(Low Densitv Paritv Check,LDPC)碼已成為當今信道編碼領域的研究熱點之一。LDPC碼屬于線性分組碼,根據(jù)其構造方法和相應的編碼算法,主要分為兩類:一類是隨機構造的LDPC碼,該類碼在長碼時具有很好的糾錯能力,然而由于碼組過長,以及生成矩陣與校驗矩陣的不規(guī)則性...

    2002次閱讀 · 0評論 dsp芯片fpgs
  • 基于FPGA器件A54SX72A-CQ208B實現(xiàn)數(shù)傳中繼天線的驅動系統(tǒng)設計

    自“天鏈一號”中繼衛(wèi)星成功發(fā)射后,可為對地觀測實時轉發(fā)遙測、遙感數(shù)據(jù),極大提高了各類衛(wèi)星的使用效益和應急能力。之后的眾多衛(wèi)星都開始增加數(shù)傳中繼終端設備以通過中繼衛(wèi)星實現(xiàn)數(shù)據(jù)實時下傳。數(shù)傳中繼天線作為衛(wèi)星有效載荷終端,在伺服控制下驅動二維天線機構在一定角度范圍內繞衛(wèi)星X、Y軸轉動,完成對目標的捕獲跟蹤...

    3263次閱讀 · 0評論 fpga單片機天線
  • 基于在系統(tǒng)可編程芯片pLSI/ispLSI1016實現(xiàn)通信數(shù)字信號源的設計

    但是,考慮到EPROM編程及擦寫的過程比較繁瑣,數(shù)據(jù)不易改寫,靈活性及通用性較差,因此,經(jīng)過比較決定采用第二種方案?其框圖如圖3所示?...

    4272次閱讀 · 0評論 芯片pld總線
  • 基于CYCLONE II經(jīng)濟型FPGA實現(xiàn)編碼器/解碼器的設計

    WTB的有效幀格式包括幀頭、HDLC幀數(shù)據(jù)格式、終止分界符。其中HDLC幀數(shù)據(jù)格式與ISO3309中定義的相同,包括起始8位標志位、HDLC數(shù)據(jù)、16位FCS、結束8位標志位。幀頭和HDLC幀數(shù)據(jù)由曼徹斯特碼編碼,一個位單元的前半部分為負電平,在位單元的中間跳變?yōu)檎娖降奈痪幋a為“1”,反之為“0”...

    1590次閱讀 · 0評論 fpga解碼器編碼器
  • 基于低成本FPGA或CPLD實現(xiàn)家電節(jié)能電機控制系統(tǒng)的設計

    電能的高效率應用能夠使家用電器成本降低并保護環(huán)境。絕大多數(shù)的家用電器,如電冰箱、洗衣機、烘干機、洗碗機以及空調,都是由電機驅動的。這些設備通常包括了電源、電機、電機控制電路和機械系統(tǒng)。我們可以采用多種方法來改善系統(tǒng)效率。包括:...

    1317次閱讀 · 0評論 fpgacpld控制系統(tǒng)
  • 現(xiàn)場可編程門陣列在廣播視頻系統(tǒng)中的應用分析

    視頻資源的豐富。與以前只有在特別的演播室制作和重大事件的報道相比,現(xiàn)在可在每個社區(qū)和商家制作。視頻資源的數(shù)量飛快增長,出現(xiàn)了一個全新的低端廣播設備市場。...

    776次閱讀 · 0評論 fpga視頻系統(tǒng)
  • 基于Altera Cyclone系列FPGA器件實現(xiàn)開發(fā)板的方案設計

    可以斷定FPGA在結構、密度、功能、速度和靈活性方面將得到進一步的發(fā)展。隨著工藝和結構的改進,F(xiàn)PGA的集成度將進一步提高,性能將進一步完善,成本將逐漸下降,在現(xiàn)代電子系統(tǒng)設計中將起到越來越重要的作用。...

    2338次閱讀 · 0評論 fpga計算機cad
  • 基于CPLD/FPGA器件實現(xiàn)主從式下載開發(fā)系統(tǒng)的應用方案

    當前在EDA領域,只要具備臺式或筆記本電腦并裝有工具軟件,就可以方便地對可編程ASIC(CPLD/FPGA)進行設計開發(fā),在系統(tǒng)可編程(ISP)器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程器,但兼有提供下載和演示環(huán)境兩大功能的可編程ASIC開發(fā)系統(tǒng)對于用戶來說仍是必須的。...

    1218次閱讀 · 0評論 fpgacpldacis
  • 如何將樓梯走廊內一個普通的雙控開關用plc來進行控制?

    ⒈屏蔽線盡量靠盡電勢低的一端,可以這么理解,一般我們認為地電勢為“0”,而在事實情況下,如有兩個接地端,某一時刻兩個接地端會存在電勢差,在兩個接電線之間將會有電流經(jīng)過,這也是一種干擾。...

    6470次閱讀 · 0評論 控制系統(tǒng)plc變頻器
  • 基于處理器實現(xiàn)USB 0TG控制器芯片的IP核應用設計

    OTGl.Oa補充規(guī)范對USB2.O進行的最重要擴展是其更具節(jié)能性、電源管理,并允許設備以主機和外設2種形式工作。OTG有兩種設備類型:兩用 OTG設備(dual—role 0TG device)和外設式OTG設備(peripher一al_only 0TG device)。兩用0TG設備完全符合US...

    1384次閱讀 · 0評論 fpga控制器IP核
  • 基于ADSP-BF531處理器的時鐘及鎖相環(huán)

    ADSP-BF531處理器使用來自外部晶體的正弦輸入,或經(jīng)過緩沖整形的外部時鐘。如果使用外部時鐘,該時鐘信號應是TTL兼容信號,而且正常運行時,此時鐘不能停止、改變、或低于指定的頻率。...

    2675次閱讀 · 0評論 處理器寄存器存儲器晶振pll
  • 利用可編程邏輯器件實現(xiàn)多路采集與切換系統(tǒng)的應用方案

    隨著信息網(wǎng)絡與分布式采集技術的飛速發(fā)展,在智能交通、工業(yè)測控等領域,對網(wǎng)絡數(shù)據(jù)傳輸處理速度、可靠性及實時性的要求越來越高。同時,現(xiàn)場可編程門陣列(FPGA)憑借日益豐富的片內資源、運行速度快和并行處理等特點,使其成為高速采集傳輸系統(tǒng)設計的一個有效手段。...

  • 采用內部或者嵌入式邏輯分析儀推動FPGA調試技術改變

    進行硬件設計的功能調試時,F(xiàn)PGA的再編程能力是關鍵的優(yōu)點。CPLD和FPGA早期使用時,如果發(fā)現(xiàn)設計不能正常工作,工程師就使用“調試鉤”的方法。先將要觀察的FPGA內部信號引到引腳,然后用外部的邏輯分析儀捕獲數(shù)據(jù)。...

    997次閱讀 · 0評論 fpga分析儀連接器
桦甸市| 永和县| 锦屏县| 碌曲县| 毕节市| 建湖县| 东山县| 瑞安市| 通辽市| 临沧市| 从江县| 阿拉善右旗| 军事| 周口市| 宜阳县| 原平市| 洛阳市| 太白县| 临夏县| 昌邑市| 新乡县| 琼结县| 郧西县| 时尚| 兴业县| 宁阳县| 舒兰市| 庆城县| 连南| 长治县| 东方市| 佳木斯市| 天水市| 东台市| 贵溪市| 泰兴市| 乌鲁木齐市| 永顺县| 志丹县| 曲沃县| 武隆县|