日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示
電子發(fā)燒友網(wǎng) > 技術(shù)文庫

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章,最實(shí)用的電子技術(shù)文章,是您了解電子技術(shù)動態(tài)的最佳平臺。

  • 基于FPGA按鍵模式的分類和如何實(shí)現(xiàn)應(yīng)用設(shè)計(jì)

    在FPGA系統(tǒng)設(shè)計(jì)中,按鍵是最常見的人機(jī)交互接口部件。在沒有微控制器參與的情況下,F(xiàn)PGA系統(tǒng)中按鍵的功能相對較弱,通常可以將按鍵抖動和按鍵處理結(jié)合起來統(tǒng)一考慮。關(guān)于按鍵的機(jī)械抖動問題,在以文獻(xiàn)[1]和文獻(xiàn)[2]為代表的一類文章中均有討論;關(guān)于矩陣形式的鍵盤掃描問題,在以文獻(xiàn)[3]和文獻(xiàn)[4]為代表...

    3016次閱讀 · 0評論 fpga人機(jī)交互接口
  • 基于FPGA芯片實(shí)現(xiàn)水輪機(jī)組轉(zhuǎn)速測量系統(tǒng)的設(shè)計(jì)

    隨著工業(yè)生產(chǎn)與科學(xué)技術(shù)的發(fā)展,大型水輪機(jī)組的自動化水平也在不斷提高。而這些設(shè)備一旦發(fā)生故障,將會給人們的生活和生命財(cái)產(chǎn)造成極大的威脅。因此,對其運(yùn)行狀態(tài)進(jìn)行監(jiān)測,及時(shí)發(fā)現(xiàn)故障征兆具有重要意義?,F(xiàn)場可編程門陣列(FPGA,Field Programmable Gate Array )的出現(xiàn)是超大規(guī)模集...

    1365次閱讀 · 0評論 fpga芯片測量系統(tǒng)
  • 基于FPGA技術(shù)實(shí)現(xiàn)圖像增強(qiáng)數(shù)據(jù)的仿真實(shí)驗(yàn)分析

    Xilinx的Vivado中集成的圖像增強(qiáng)(Image Enhancement)IP可以有效降低圖像噪聲并增強(qiáng)圖像邊緣。該IP使用了2D濾波方式,可以在達(dá)到更好的圖像噪聲抑制同時(shí),保留并增強(qiáng)圖像邊緣。...

    3013次閱讀 · 0評論 fpgaip核
  • 基于各類二進(jìn)制代碼實(shí)現(xiàn)異步FIFO的設(shè)計(jì)

    一、概述 在大規(guī)模ASIC或FPGA設(shè)計(jì)中,多時(shí)鐘系統(tǒng)往往是不可避免的,這樣就產(chǎn)生了不同時(shí)鐘域數(shù)據(jù)傳輸?shù)膯栴},其中一個(gè)比較好的解決方案就是使用異步FIFO來作不同時(shí)鐘域數(shù)據(jù)傳輸?shù)木彌_區(qū),這樣既可以使相異時(shí)鐘域數(shù)據(jù)傳輸?shù)臅r(shí)序要求變得寬松,也提高了它們之間的傳輸效率。此文內(nèi)容就是闡述異步FIFO的設(shè)計(jì)。...

    1105次閱讀 · 0評論 fifo計(jì)數(shù)器代碼
  • 如何使用OpenCL輕松實(shí)現(xiàn)FPGA應(yīng)用編程

    實(shí)現(xiàn)這一編程思想的轉(zhuǎn)變,是因?yàn)?FPGA 借助 OpenCL 實(shí)現(xiàn)了編程,程序員只需要通過 C/C++ 添加適當(dāng)?shù)?pragma 就能實(shí)現(xiàn) FPGA 編程。為了讓您用 OpenCL 實(shí)現(xiàn)的 FPGA 應(yīng)用能夠有更高的性能,您需要熟悉如下介紹的硬件。另外,將會介紹編譯優(yōu)化選項(xiàng),有助于將您的 OpenC...

    7431次閱讀 · 0評論 fpgagpu深度學(xué)習(xí)
  • 了解FPGA的芯片內(nèi)部資源:IO是什么

    雖然很多 FPGA 工程師都是寫代碼,但是作為硬件編程工程師,如果不熟悉 FPGA 的底層資源和架構(gòu),是很難寫出高質(zhì)量的代碼——至少很難寫出復(fù)雜邏輯的高質(zhì)量代碼,也很難站在系統(tǒng)的層面去考慮芯片的選型等問題。那熟悉 FPGA 架構(gòu),首先最主要的一點(diǎn),我們先來了解 FPGA 的 IO。...

    11578次閱讀 · 0評論 fpga芯片開發(fā)板
  • FPGA和ASIC、DSP及ARM有什么不一樣,有哪些應(yīng)用優(yōu)勢

    ASIC 是 Application Specific Integrated Circuit 的英文縮寫,是一種為專門目的而設(shè)計(jì)的集成電路。ASIC 設(shè)計(jì)主要有全定制(full-custom)設(shè)計(jì)方法和半定制(semi-custom)設(shè)計(jì)方法。半定制設(shè)計(jì)又可分為門陣列設(shè)計(jì)、標(biāo)準(zhǔn)單元設(shè)計(jì)、可編程邏輯設(shè)...

    4271次閱讀 · 0評論 dspfpgaasic
  • 基于FPGA器件實(shí)現(xiàn)異步FIFO讀寫系統(tǒng)的設(shè)計(jì)

    異步 FIFO 讀寫分別采用相互異步的不同時(shí)鐘。在現(xiàn)代集成電路芯片中,隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大,一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘,多時(shí)鐘域帶來的一個(gè)問題就是,如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步 FIFO 是這個(gè)問題的一種簡便、快捷的解決方案,使用異步 FIFO 可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)...

    1667次閱讀 · 0評論 fpga集成電路fifo
  • 基于FPGA和高速ADC實(shí)現(xiàn)多通道通用信號處理平臺的設(shè)計(jì)方案

    新型多通道通用信號處理平臺主要包括高速AD芯片、Xilinx最新UltraScale系列FPGA和TI的多核DSP,原理框圖如圖1所示。其中FPGA和高速ADC之間數(shù)據(jù)傳輸采用JESD204B接口總線。...

    3514次閱讀 · 0評論 dspfpgaadc
  • 基于FPGA器件實(shí)現(xiàn)CNN加速系統(tǒng)的硬件設(shè)計(jì)

    隨著近些年深度學(xué)習(xí)的迅速發(fā)展和廣泛的應(yīng)用,卷積神經(jīng)網(wǎng)絡(luò)(CNN)已經(jīng)成為檢測和識別領(lǐng)域最好的方法,它可以自動地從數(shù)據(jù)集中學(xué)習(xí)提取特征,而且網(wǎng)絡(luò)層數(shù)越多,提取的特征越有全局性。通過局部連接和權(quán)值共享可以提高模型的泛化能力,大幅度提高了識別分類的精度。并且隨著物聯(lián)網(wǎng)的發(fā)展,部署嵌入式端的卷積神經(jīng)網(wǎng)絡(luò)要處...

  • 基于XC6SLX16-2CSG-324型FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)

    記(n0,k0,m)為卷積碼編碼器,該編碼器共有2k0×m個(gè)狀態(tài),Viterbi譯碼器必須具備同樣的2k0×m個(gè)狀態(tài)發(fā)生器,且每個(gè)狀態(tài)必須有一個(gè)存儲路徑度量值的存儲器和一個(gè)存儲幸存路徑信息的存儲器,所以Viterbi譯碼器的復(fù)雜度呈2k0×m指數(shù)增長。...

    2162次閱讀 · 0評論 fpga存儲譯碼器
  • 基于現(xiàn)場可編程門陣列器件實(shí)現(xiàn)ADS-B解交織系統(tǒng)的設(shè)計(jì)

    廣播式自動相關(guān)監(jiān)視(Automatic Dependent Surveillance-Broadcast,ADS-B)作為國際民航組織(International Civil Aviation Organization,ICAO)主推的新一代監(jiān)視技術(shù),結(jié)合衛(wèi)星導(dǎo)航、通信、機(jī)載設(shè)備以及地面設(shè)備等先進(jìn)技...

    1212次閱讀 · 0評論 fpga天線接收機(jī)
  • 基于FPGA芯片EP3C40Q240C8實(shí)現(xiàn)多普勒展寬系統(tǒng)的設(shè)計(jì)

    作為一種新興的核技術(shù), 正電子湮沒譜學(xué)用于缺陷研究,取得了不少成果。正電子湮沒譜學(xué)研究空位型缺陷是基于湮沒輻射所帶出的電子密度和電子動量密度的信息。多普勒展寬譜的低動量部分對應(yīng)于正電子與傳導(dǎo)電子或價(jià)電子湮沒的動量信息,而高動量部分則主要反映了核心電子的動量分布信息。...

    2879次閱讀 · 0評論 fpga放大器adc
  • 基于CPLD芯片實(shí)現(xiàn)專用鍵盤芯片KB-CORE的功能設(shè)計(jì)方案

    在單片機(jī)應(yīng)用系統(tǒng)中,存在多種形式的外部數(shù)據(jù)輸入接口界面,例如RS-232C串行通信、鍵盤輸入等。其中利用鍵盤接口輸入數(shù)據(jù),是實(shí)現(xiàn)現(xiàn)象實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和控制最常用的方法。單片機(jī)的外圍鍵盤擴(kuò)展電路有多種實(shí)現(xiàn)方式,例如直接利用I/O接口線或外接8255A接口芯片,配合適當(dāng)?shù)慕涌诠芾沓绦颍涂梢詫?shí)現(xiàn)外圍鍵...

    3319次閱讀 · 0評論 芯片cpld鍵盤
  • 采用VHDL語言在CPLD內(nèi)部編程實(shí)現(xiàn)Flash讀取控制設(shè)計(jì)

    本設(shè)計(jì)已實(shí)用于國家863計(jì)劃“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺及實(shí)驗(yàn)系統(tǒng)”項(xiàng)目中。其主要功能是對主控部分的FPGA讀取Flash進(jìn)行控制。...

    1893次閱讀 · 0評論 cpldflashvhdl
  • 基于CPLD器件和tcd1201d芯片實(shí)現(xiàn)CCD自動增益系統(tǒng)的設(shè)計(jì)

    ccd(charge couple device)是一種電荷藕合式光電轉(zhuǎn)換器件。在物體位移測量系統(tǒng)中,常常以ccd作為位移傳感器。當(dāng)一束曝光器發(fā)出的激光照射到被測物體上并發(fā)生漫反射時(shí),反射光將經(jīng)透鏡聚焦后成像在ccd上,以使ccd光敏單元感光,從而產(chǎn)生轉(zhuǎn)移電荷。這樣ccd驅(qū)動電路就會產(chǎn)生一定頻率的驅(qū)...

    2447次閱讀 · 0評論 傳感器cpld可編程邏輯
  • 基于PLD器件EPM3256ATC144-10芯片實(shí)現(xiàn)固態(tài)功控系統(tǒng)的設(shè)計(jì)

    如圖1所示,每路SSPC取樣電阻上的電壓經(jīng)過調(diào)理電路和低通濾波器以后,送到4通道A/D轉(zhuǎn)換器的一個(gè)模擬輸入端,A/D轉(zhuǎn)換器的數(shù)據(jù)輸出端、狀態(tài)信號和控制信號分別接到CPLD的I/O引腳,便于程序控制A/D轉(zhuǎn)換器的動作。CPLD另外的I/O口可以配置為MOSFET的開關(guān)命令輸出口線、SSPC的狀態(tài)輸出口...

    2088次閱讀 · 0評論 芯片cpldpld
  • 基于FPGA可編程邏輯器件實(shí)現(xiàn)智能交通車輛識別檢測系統(tǒng)的設(shè)計(jì)

    智能交通系統(tǒng)是將先進(jìn)的信息技術(shù)、移動通信技術(shù)和計(jì)算機(jī)技術(shù)應(yīng)用在交通網(wǎng)絡(luò),建設(shè)一種全方位的、實(shí)時(shí)準(zhǔn)確的綜合運(yùn)輸和管理系統(tǒng),實(shí)現(xiàn)道路交通和機(jī)動車輛的自動化管理。自動化的發(fā)展在交通管理領(lǐng)域產(chǎn)生了一系列的應(yīng)用,比如道路收費(fèi)、車載導(dǎo)航系統(tǒng)和車聯(lián)網(wǎng)等。這些應(yīng)用對于車輛的識別檢測、安全管理也提出了越來越高的要求。...

    1939次閱讀 · 0評論 fpga移動通信攝像頭
  • 基于FPGA的SPI總線傳輸技術(shù)提供更好的選擇和可行方案

    SPI(Serial peripheral interface——串行設(shè)備接口)是摩托羅拉公司推出的一種同步串行通信接口。用于MCU和外圍擴(kuò)展芯片之間的串行連接,現(xiàn)已發(fā)展成為一種工業(yè)標(biāo)準(zhǔn) 。一路SPI數(shù)據(jù)總線只占用3或4個(gè)I/O(Master Output Slave Input,MOSI; Mas...

    1480次閱讀 · 0評論 fpgaspi總線
  • 基于Cyclone IV系列FPGA實(shí)現(xiàn)X射線采集傳輸系統(tǒng)的設(shè)計(jì)

    本文設(shè)計(jì)的X射線采集傳輸系統(tǒng)的硬件框圖如圖1所示。圖像采集與傳輸系統(tǒng)的硬件包含三個(gè)部分,X射線探測器模塊、FPGA數(shù)據(jù)采集模塊和千兆以太網(wǎng)RGMII數(shù)據(jù)傳輸模塊。...

霞浦县| 鲁山县| 东宁县| 扶沟县| 申扎县| 宜宾县| 宝山区| 古交市| 海口市| 阜平县| 延津县| 廊坊市| 甘孜县| 庆安县| 汝南县| 建平县| 江油市| 广南县| 马鞍山市| 凤城市| 邵东县| 潢川县| 旌德县| 垦利县| 乐清市| 厦门市| 襄汾县| 从江县| 斗六市| 双流县| 蒙自县| 丰台区| 十堰市| 蓝山县| 黎川县| 乌兰县| 黑水县| 上蔡县| 香河县| 建德市| 沙田区|