隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線(xiàn)的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ，有一大部分甚至超過(guò)100MHZ。目前約80% 的設(shè)計(jì)的時(shí)鐘頻率超過(guò)50MHz，將近50% 以上的設(shè)計(jì)主頻超過(guò)120MHz，有20%甚至超過(guò)500M。

當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線(xiàn)效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此，高速電路信號(hào)質(zhì)量仿真已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過(guò)高速電路仿真和先進(jìn)的物理設(shè)計(jì)軟件，才能實(shí)現(xiàn)設(shè)計(jì)過(guò)程的可控性。

傳輸線(xiàn)效應(yīng)

基于上述定義的傳輸線(xiàn)模型，歸納起來(lái)，傳輸線(xiàn)會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來(lái)以下效應(yīng)。
· 反射信號(hào)Reflected signals
· 延時(shí)和時(shí)序錯(cuò)誤Delay & Timing errors
· 過(guò)沖(上沖/下沖)Overshoot/Undershoot
· 串?dāng)_Induced Noise (or crosstalk)
· 電磁輻射EMI radiation

1 反射信號(hào)

在高速電路中,信號(hào)的傳輸如上圖所示,如果一根走線(xiàn)沒(méi)有被正確終結(jié)(終端匹配)，那么來(lái)自于驅(qū)動(dòng)端的信號(hào)脈沖在接收端被反射，從而引發(fā)不可預(yù)期效應(yīng)，使信號(hào)輪廓失真。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。同時(shí)，失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起設(shè)計(jì)失敗。如果上述情況沒(méi)有被足夠考慮，EMI將顯著增加，這就不單單影響自身設(shè)計(jì)結(jié)果，還會(huì)造成整個(gè)系統(tǒng)的失敗。

反射信號(hào)產(chǎn)生的主要原因：過(guò)長(zhǎng)的走線(xiàn)；未被匹配終結(jié)的傳輸線(xiàn)，過(guò)量電容或電感以及阻抗失配。?
?

2 延時(shí)和時(shí)序錯(cuò)誤

信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號(hào)在邏輯電平的高與低門(mén)限之間變化時(shí)保持一段時(shí)間信號(hào)不跳變。過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。

通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問(wèn)題。電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保設(shè)計(jì)的正確性。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過(guò)載，走線(xiàn)過(guò)長(zhǎng)。?

3 過(guò)沖

過(guò)沖來(lái)源于走線(xiàn)過(guò)長(zhǎng)或者信號(hào)變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過(guò)沖電平會(huì)遠(yuǎn)遠(yuǎn)超過(guò)元件電源電壓范圍，損壞元器件。
??

4 串?dāng)_

串?dāng)_表現(xiàn)為在一根信號(hào)線(xiàn)上有信號(hào)通過(guò)時(shí)，在PCB板上與之相鄰的信號(hào)線(xiàn)上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱(chēng)之為串?dāng)_。

信號(hào)線(xiàn)距離地線(xiàn)越近，線(xiàn)間距越大，產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開(kāi)發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。
??

5 電磁輻射

EMI(Electro-Magnetic Interference)即電磁干擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對(duì)電磁輻射的敏感性?xún)煞矫?。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周?chē)h(huán)境輻射電磁波，從而干擾周?chē)h(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線(xiàn)不合理。目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。
??

避免傳輸線(xiàn)效應(yīng)的方法

針對(duì)上述傳輸線(xiàn)問(wèn)題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。

1 嚴(yán)格控制關(guān)鍵網(wǎng)線(xiàn)的走線(xiàn)長(zhǎng)度

如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線(xiàn)效應(yīng)的問(wèn)題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線(xiàn)長(zhǎng)度應(yīng)不大于7英寸。工作頻率在50MHz布線(xiàn)長(zhǎng)度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過(guò)75MHz布線(xiàn)長(zhǎng)度應(yīng)在1英寸。對(duì)于GaAs芯片最大的布線(xiàn)長(zhǎng)度應(yīng)為0.3英寸。如果超過(guò)這個(gè)標(biāo)準(zhǔn)，就要通過(guò)軟件仿真來(lái)定位走線(xiàn).走線(xiàn)的精確長(zhǎng)度需物理軟件(如:PADS等)控制.
??

2 合理規(guī)劃走線(xiàn)的拓?fù)浣Y(jié)構(gòu)

解決傳輸線(xiàn)效應(yīng)的另一個(gè)方法是選擇正確的布線(xiàn)路徑和終端拓?fù)浣Y(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線(xiàn)分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線(xiàn)上的分支走線(xiàn)所扭曲。通常情形下，PCB走線(xiàn)采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線(xiàn)和星形(Star)分布。

對(duì)于菊花鏈布線(xiàn)，布線(xiàn)從驅(qū)動(dòng)端開(kāi)始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來(lái)改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線(xiàn)的高次諧波干擾方面，菊花鏈走線(xiàn)效果最好。但這種走線(xiàn)方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線(xiàn)中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：Stub Delay <= Trt *0.1

星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在密度很高的PCB板上手工完成布線(xiàn)十分困難。采用自動(dòng)布線(xiàn)器是完成星型布線(xiàn)的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線(xiàn)的特征阻抗相匹配。這可通過(guò)軟件仿真計(jì)算，得到特征阻抗值和終端匹配電阻值。
?

3 抑止電磁干擾的方法

很好地解決信號(hào)完整性問(wèn)題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線(xiàn)層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)做PCB來(lái)實(shí)現(xiàn)。表面積層通過(guò)在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來(lái)實(shí)現(xiàn) ，電阻和電容可埋在表層下，單位面積上的走線(xiàn)密度會(huì)增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對(duì)走線(xiàn)的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線(xiàn)長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線(xiàn)長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。
??

4 其它可采用技術(shù)

為減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。

當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。

任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過(guò)沖。

如果沒(méi)有電源層，那么長(zhǎng)的電源連線(xiàn)會(huì)在信號(hào)和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。

走線(xiàn)構(gòu)成一個(gè)不穿過(guò)同一網(wǎng)線(xiàn)或其它走線(xiàn)的環(huán)路的情況稱(chēng)為開(kāi)環(huán)。如果環(huán)路穿過(guò)同一網(wǎng)線(xiàn)其它走線(xiàn)則構(gòu)成閉環(huán)。兩種情況都會(huì)形成天線(xiàn)效應(yīng)(線(xiàn)天線(xiàn)和環(huán)形天線(xiàn))。天線(xiàn)對(duì)外產(chǎn)生EMI輻射，同時(shí)自身也是敏感電路。閉環(huán)是一個(gè)必須考慮的問(wèn)題，因?yàn)樗a(chǎn)生的輻射與閉環(huán)面積近似成正比。

要具體實(shí)施以上所有的經(jīng)驗(yàn)方法,人工計(jì)算是無(wú)法完成的,通過(guò)軟件仿真和EDA軟件控制。