格芯指出，新開發(fā)出基于ARM架構的3D高密度測試芯片，是采用格芯的12納米FinFET制程所制造，采用3D的ARM網狀互連技術，允許資料更直接的傳輸到其他內核，極大化的降低延遲性。而這樣的架構，這可以降低資料中心、邊緣運算以及高端消費者應用程式的延遲，并且提升數據的傳輸速度。

格芯強調，新開發(fā)出基于ARM架構的3D高密度測試芯片，可以進一步在每平方公厘上達成多達100萬個3D的連接，使其具有高度可擴展性，并有望延展12納米制成的壽命。另外，3D封裝解決方案（F2F）不僅為設計人員提供了異構邏輯和邏輯/存儲器整合的途徑，而且可以使用最佳生產節(jié)點制造，以達成更低的延遲、更高的頻寬，更小芯片尺寸的目標。

格芯表示，因為當前的12納米制程成熟穩(wěn)定，因此目前在3D空間上開發(fā)芯片更加容易，而不必擔心新一代7納米制程所可能帶來的問題。然而，臺積電、三星和英特爾能夠在比格芯小得多的節(jié)點上開發(fā)3D芯片，而且也已經相關的報告。而何時推出，就只是時間上的問題。屆時，格芯是否能以較低廉的價格優(yōu)勢，進一步與其他晶圓生產廠商競爭，就有待后續(xù)的觀察。