东莞一区一区不1卡,一区2区电影

Cadence Allegro是目前的主流PCB設計軟件之一，具有功能集成化、功能組件化、電路分析功能強大、支持團隊合作等特點。作為一名PCB 工程師/硬件工程師，熟練掌握和運用Allegro是必備的技能。下面板兒妹和大家分享一些關于Allegro軟件的操作技巧，無論是新手還是老司機都應該要知道噢。

1、鼠標設定：在Allegro視窗 layout時，每執(zhí)行一個指令例：Add connect， Show element等鼠標會跳到option窗口，這樣對layout造成不便。

控制面版＞滑鼠之移動選項中，指到預設按鈕（或智慧型移動）：取消“在對話方塊將滑鼠指標移到預設按鈕”設置。

2、Allegro布局基本知識

a、擺放的方法：Edit –》 move或mirror或rotate

b、關于電容濾波，當有大電容和小電容同時對一點濾波時，應該把從小電容拉出的線接到器件管腳。即靠近管腳的為最小的電容。

c、各層顏色設置：top –》粉色；bottom –》藍色

3、查看線寬

Display----Element（右邊Find里面只勾選Cline Segs），然后點擊走線，在彈出的信息里面可以看到 width 信息。

4、查看線長

Display----Element（右邊Find里面只勾選Cline），然后點擊走線，在彈出的信息里面可以看到 CLINE length 信息。

5、Hilight時的兩種不同的顯示方式（實線和虛線）

在setup》user preferences》display中，勾上display_nohilitefont，則以實線顯示，不勾則虛線顯示，實線比較容易看清。

6、顯示過孔焊盤輪廓

Setup-》DesignParamete rs點擊Display欄，選中右邊的Display planted holes。

7、當我們要RENAME背面元件時不成功

選Edit/property，選中背面所有元件（FIND中選component），分配一個auto_rename屬性，然后再rename一次。

8、定義某部分區(qū)域不能有測試點

在ManuFATuring/no_probe_bottom這層加上一塊SHAPE則可。當用Route/Testprep/create Probe來create這塊區(qū)域的測試點時會失敗，出現(xiàn)的提示為：Pin out of bounds。

9、CRTL鍵在Allegro中的使用。

在執(zhí)行逐個多選指令像Hilight、其他命令之Temp Group時，按住CRTL鍵可以實現(xiàn)反向選擇的功能，即執(zhí)行Hilight時，按CRTL鍵時為Dehilight，執(zhí)行其他命令之Temp Group時按CRTL鍵為取消選擇。

10、 Allegro 如何關閉鋪銅（覆銅）shape的顯示

Allegro 的shape 默認顯示模式是通過菜單 “Setup” -》 “User Preferences…” ，然后在彈出的 “？User Preferences Editor” ？用戶配置窗口中選擇 “Display” 選項下的 “shape_fill”，勾選對應的選項即可實現(xiàn) 禁止鋪銅顯示還是顯示鋪銅邊框功能。

11、更新封裝

封裝修改后，在allegro下palce--update symbols。在package symbol下選擇要更新的封裝。

注意勾選？ update symbol padstacks、Ignore FIXED property。

12、約束規(guī)則的設置概要

a）約束的設置：setup –》 constrains –》 set standard values 可以設置線寬，線間距。間距包括：pin to pin、line to pin、line to line等

b）主要用spacing rule set 和 physical rule set

13、如何保護自己的Project。

Allegro14.2中Allegro Design Expert之Editor. File》Properties選擇Password. 輸入密碼，再鉤選Disable export of design data項，這樣你的Project就不會被人盜用了。

14、如何替換某個過孔？如何不在布線狀態(tài)下快速添加過孔？

Tools-》PadStack-》Replace，然后必須選上Single via replace mode，最后選上要想替換的過孔即可；

利用copy來快速添加大量過孔即可。

15、LLEGRO 如何生成鉆孔文件