PCB設(shè)計(jì)蛇形線處理要注意什么問題
1． 盡量增加平行線段的距離（S），至少大于3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應(yīng)。
2． 減小耦合長度Lp，當(dāng)兩倍的Lp延時(shí)接近或超過信號上升時(shí)間時(shí)，產(chǎn)生的串?dāng)_將達(dá)到飽和。
3． 帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號傳輸延時(shí)小于微帶走線（Micro-strip）。理論上，帶狀線不會(huì)因?yàn)椴钅４當(dāng)_影響傳輸速率。
4． 高速以及對時(shí)序要求較為嚴(yán)格的信號線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。
5． 可以經(jīng)常采用任意角度的蛇形走線，能有效的減少相互間的耦合。
6． 高速PCB設(shè)計(jì)中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時(shí)序匹配之用而無其它目的。
7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
責(zé)任編輯：ct
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
pcb
+關(guān)注
關(guān)注
4418文章
23979瀏覽量
426386 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
44727
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
淺談晶振在PCB設(shè)計(jì)中的要點(diǎn)
在電路設(shè)計(jì)中，系統(tǒng)晶振時(shí)鐘頻率很高，干擾諧波出來的能量也強(qiáng)，諧波除了會(huì)從輸入與輸出兩條線導(dǎo)出來外，也會(huì)從空間輻射出來，這也導(dǎo)致在PCB設(shè)計(jì)中對晶振的布局要求嚴(yán)格，如果出錯(cuò)會(huì)很容易造成很強(qiáng)的雜散輻射問題，并且很難通過其他方法來解決，所以在
PCB設(shè)計(jì)與打樣的6大核心區(qū)別，看完少走3個(gè)月彎路！
一站式PCBA加工廠家今天為大家講講PCB設(shè)計(jì)和PCB打樣有什么區(qū)別?PCB設(shè)計(jì)和打樣之間的區(qū)別。PCB設(shè)計(jì)(Printed Circuit Board Design)和打樣(Prot
高速PCB設(shè)計(jì)EMI避坑指南：5個(gè)實(shí)戰(zhàn)技巧
： 高速電路PCB設(shè)計(jì)EMI方法與技巧 一、信號走線規(guī)則 屏蔽規(guī)則： 關(guān)鍵高速信號線(如時(shí)鐘線)需進(jìn)行屏蔽處理，可在信號線周圍設(shè)置接地的屏蔽
深度解讀PCB設(shè)計(jì)布局準(zhǔn)則
無論您是在進(jìn)行高速設(shè)計(jì)，還是正在設(shè)計(jì)一塊高速PCB，良好的電路板設(shè)計(jì)實(shí)踐都有助于確保您的設(shè)計(jì)能夠按預(yù)期工作并實(shí)現(xiàn)批量生產(chǎn)。在本指南中，我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設(shè)計(jì)布局準(zhǔn)則
PCB設(shè)計(jì)與工藝規(guī)范
作為一名PCB Layout工程師，印制電路板（PCB）設(shè)計(jì)是吃飯的本事。不僅要兢兢業(yè)業(yè)“拉線”，而且要有“全局意識”，清楚整個(gè)流程是怎么樣的。通常來說，電路板的設(shè)計(jì)主要包含前期準(zhǔn)備、PCB設(shè)計(jì)
PCB設(shè)計(jì)，輕松歸檔，效率倍增！
PCB設(shè)計(jì)一鍵歸檔簡化流程，提升效率，一鍵歸檔，盡在掌握！在電子產(chǎn)品設(shè)計(jì)領(lǐng)域，PCB設(shè)計(jì)工作完成后，需要輸出不同種類的文件給到PCB生產(chǎn)商，產(chǎn)線制造部門，測試部門，同時(shí)還需將設(shè)計(jì)文件進(jìn)
PCB設(shè)計(jì)100問
(termination)與調(diào)整走線的拓樸。
4、差分布線方式是如何實(shí)現(xiàn)的？
差分對的布線有兩點(diǎn)要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距
由差分阻抗決定)要一直
發(fā)表于 05-21 17:21
符合EMC的PCB設(shè)計(jì)準(zhǔn)則
時(shí)源芯微專業(yè)EMC/EMI/EMS整改 EMC防護(hù)器件 就ESD問題而言，設(shè)計(jì)上需要注意的地方很多，尤其是關(guān)于GND布線的設(shè)計(jì)及線距，PCB設(shè)計(jì)中應(yīng)該注意的要點(diǎn)： （1）
原理圖和PCB設(shè)計(jì)中的常見錯(cuò)誤
在電子設(shè)計(jì)領(lǐng)域，原理圖和PCB設(shè)計(jì)是產(chǎn)品開發(fā)的基石，但設(shè)計(jì)過程中難免遇到各種問題，若不及時(shí)排查可能影響電路板的性能及可靠性，本文將列出原理圖和PCB設(shè)計(jì)中的常見錯(cuò)誤，整理成一份實(shí)用的速查清單，以供參考。
電源模塊PCB設(shè)計(jì)注意事項(xiàng)
PCB設(shè)計(jì)的基礎(chǔ)入門教材，圖文并茂，通俗易懂
純分享貼，有需要可以直接下載附件獲取完整資料！
（如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評論支持一下哦~）
發(fā)表于 05-06 15:43
評論