2020年款PS5 Pro曝光在浮點運算方面可以和Xbox Series X抗衡
2020年，索尼和微軟兩大游戲主機生產(chǎn)商決定來個硬碰硬。就目前來說，因為獨占內(nèi)容優(yōu)勢，索尼在銷量方面領先，但是多年以來，索尼都不得不生活在硬件性能不如微軟主機的陰影之中，而事實也的確如此。但是索尼似乎打算在PlayStation 5到來之時實現(xiàn)逆襲。據(jù)外媒報道，2020年可能不是只有一款PS5，還有一款PS5 Pro。
PS5渲染圖
根據(jù)此前的消息，XboxSeriesX將采用AMD RDNA 2架構提供12 TFLOPS的浮點運算能力，而PS5只能達到9TFLOPS。這是一個肉眼可見劣勢，如何彌補？唯有Pro。據(jù)傳言，PS5在浮點運算方面將和XboxSeriesX平分秋色。
XboxSeriesX
價格方面，根據(jù)此前的爆料，XboxSeriesX的售價將會高達599美元，Series S Lockhart則為399美元，而PS5的價格將會是499美元。如果PS5Pro想在同一個量級上擊敗XboxSeriesX，那么售價就需要得到控制。而目前根據(jù)爆料稱，PS5的成本價就已經(jīng)超過了450美元，那么Pro機型的成本當然是只高不低。
目前該消息并未得到索尼證實，也和索尼此前的市場戰(zhàn)略相抵觸，究竟是怎樣的，還需要觀望。
責任編輯；zl
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
索尼
+關注
關注
18文章
3693瀏覽量
107618 -
游戲主機
+關注
關注
0文章
65瀏覽量
6671
發(fā)布評論請先 登錄
相關推薦
熱點推薦
uM-FPU V2 浮點協(xié)處理器：功能特性與應用指南
微控制器提供了強大的 32 位 IEEE 754 浮點運算和長整數(shù)運算支持。本文將詳細介紹 uM-FPU V2 的特性、接口連接、指令執(zhí)行以及調試等方面的內(nèi)容，希望能為電子工程師們在實
樹莓派5還是香橙派5 Pro？兩款熱門開發(fā)板的詳細對比
的旗艦級單板計算機，能夠勝任從日常應用到輕量級服務器的多種任務。從紙面參數(shù)來看，香橙派5 Pro在多方面配置上確實有一定優(yōu)勢。以下是兩款產(chǎn)品的詳細對比。
1. 處理器與核心硬件
兩
發(fā)表于 03-04 19:29
深入解析LFx5x JFET輸入運算放大器
、應用、性能參數(shù)等方面，希望能為各位電子工程師在實際設計中提供有價值的參考。 文件下載： lf156.pdf 一、LFx5x系列概述 LFx5x系列是首款采用BI - FET?技術的單
蜂鳥內(nèi)核模塊浮點指令運算數(shù)據(jù)的獲取
核中是如何獲取所需的兩個操作數(shù)。
我們以浮點加法運算為例。
首先，經(jīng)過分析我們發(fā)現(xiàn)整型指令寄存器的例化是通過循環(huán)完成的，所以我們可以用相同的方式例化32個32位浮點寄存器，相關代碼如下
發(fā)表于 10-24 13:39
蜂鳥E203的浮點指令集拓展（F拓展）
、fcvt.s.wu、feq.s、flt.s、fle.s、fclass.s、fmv.w.x、fmv.x.w。除了改寫EXU外，還可以使用協(xié)處理器來實現(xiàn)。
我們計劃先添加一個單精度浮點
發(fā)表于 10-24 11:51
FPNew開源浮點運算單元工程建立
在添加浮點運算單元時，可以引用開源的浮點運算器以簡化所需工作任務壓力。在此我們采用了FPnew這個開源工程，再次介紹一些如何將其導成viva
發(fā)表于 10-24 11:08
浮點數(shù)是如何實現(xiàn)開平方運算的
摘要：
本文主要描述浮點數(shù)是如何實現(xiàn)開平方運算的。
簡介
事實上，浮點數(shù)的開平方運算結構與定點數(shù)甚至整數(shù)的開平方運算結構是十分相似的，我
發(fā)表于 10-24 08:42
浮點指令（七：寄存器）
fcsr寄存器包含浮點異常標志域(fflags)，不同的標志位表示不同的異常類型。如果浮點運算單元在運算中出現(xiàn)了相應的異常，則會將fcsr寄存器中對應的標志位設置為1，且會一直保持累積
發(fā)表于 10-24 08:28
浮點寄存器的添加
浮點寄存器和整數(shù)寄存器是計算機體系結構中的兩種不同類型的寄存器。
相較于整數(shù)寄存器，浮點寄存器專門用來進行浮點數(shù)運算。在計算機中，浮點數(shù)是一
發(fā)表于 10-24 08:22
浮點舍入模式介紹（六）
模式（Rounding Mode), RISC-V 架構浮點運算的舍入模式可以通過兩種方式指定。
（1）靜態(tài)舍入模式：浮點指令的編碼中有3位作為舍入模式域，RISC-V架構支持五種合法
發(fā)表于 10-24 07:57
（九）浮點乘法指令設計
⊕ sb，得到結果的符號位
階碼相加減
按照定點整數(shù)的加減法運算方法對兩個浮點數(shù)的階碼進行加減運算，因為規(guī)格化數(shù)的價碼e滿足1≤e≤254，而ec有可能超出1~254范圍，所以當1≤ec≤254，相乘結果
發(fā)表于 10-24 07:11
如何獲取蜂鳥內(nèi)核執(zhí)行模塊浮點指令的運算數(shù)據(jù)
核中是如何獲取所需的兩個操作數(shù)。
我們以浮點加法運算為例。
首先，經(jīng)過分析我們發(fā)現(xiàn)整型指令寄存器的例化是通過循環(huán)完成的，所以我們可以用相同的方式例化32個32位浮點寄存器，相關代碼如下
發(fā)表于 10-24 07:10
使用Simulink自動生成浮點運算HDL代碼(Part 1)
引言
想要實現(xiàn)浮點運算功能，如果自己寫Verilog代碼，需要花費較多的時間和精力。好在Simulink HDL Coder工具箱提供了自動代碼生成技術。下圖展示了HDL Coder如何生成浮點
發(fā)表于 10-22 06:48
risc-v中浮點運算單元的使用及其設計考慮
SUBTRACT）等。
在設計浮點運算單元時，通常需要考慮以下因素：
精度：可根據(jù)實際應用需求選擇單精度浮點或雙精度浮點，對于需要高精度計算的應用
發(fā)表于 10-21 14:46
評論