快速理解Verilog語言
Verilog HDL簡稱Verilog，它是使用最廣泛的硬件描述語言。
誕生時(shí)間：1983年。
可以分為5個(gè)層次：（自頂向下）
第一層,系統(tǒng)級（system）：用高級語言設(shè)計(jì)模塊的外部性能的模型
第二層,算法級（Algorithmic）：用高級語言實(shí)現(xiàn)設(shè)計(jì)算法的模型
第三層，寄存器傳輸級（RTL）：描述數(shù)據(jù)在寄存器之間的流動(dòng)以及如何處理這些數(shù)據(jù)的模型。這是其他高級語言不具備的能力
第四層，門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型
第五層，開關(guān)級（switch-level）：描述器件中三極管和存儲(chǔ)節(jié)點(diǎn)以及它們之間連接的模型
注：前三層屬于行為級，第四層屬于邏輯級，第五層屬于開關(guān)級
Verilog的特點(diǎn)：
1. 它與C語言相似，語法靈活
2. 能夠抽象出電路行為和結(jié)構(gòu)
3. 支持邏輯設(shè)計(jì)中層次與范圍的描述
4. 具有電路仿真和驗(yàn)證機(jī)制
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
Verilog
+關(guān)注
關(guān)注
31文章
1374瀏覽量
114734
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
商湯科技NEO-unify如何打造原生視覺語言理解與生成
當(dāng)前，多模態(tài)模型普遍采用“視覺編碼器（VE）用于理解，變分自編碼器（VAE）用于生成”的組合式設(shè)計(jì)。這套范式雖行之有效，卻也內(nèi)在割裂了感知與創(chuàng)造，常面臨模塊協(xié)同與效率權(quán)衡的挑戰(zhàn)。
Verilog HDL語法學(xué)習(xí)筆記
Verilog HDL 語 言 最 初 是 作為 Gateway Design Automation 公 司 （ Gateway DesignAutomation 公司后來被著名的 Cadence Design Systems 公司收購）模擬器產(chǎn)品開發(fā)的硬件建模語言。
自然語言處理NLP的概念和工作原理
自然語言處理 (NLP) 是人工智能 (AI) 的一個(gè)分支，它會(huì)教計(jì)算機(jī)如何理解口頭和書面形式的人類語言。自然語言處理將計(jì)算語言學(xué)與機(jī)器學(xué)習(xí)
FPGA 入門必看：Verilog 與 VHDL 編程基礎(chǔ)解析！
很多開發(fā)者第一次接觸FPGA，都會(huì)有同樣的疑問：FPGA是硬件，不是軟件，怎么寫程序？答案就是用硬件描述語言（HDL），最常用的就是Verilog和VHDL。今天，我們就帶你入門，搞清楚FPGA編程
C語言快速精度除法的方案
;
以此類推，可以得到除法的任意小數(shù)……
/**********************************下面附上C語言程序
發(fā)表于 12-09 06:23
C語言特性
的執(zhí)行效率和資源利用率有著嚴(yán)苛的要求。C 語言生成的代碼簡潔緊湊，能夠在有限的硬件條件下快速運(yùn)行，滿足嵌入式系統(tǒng)對性能的高要求。例如，在智能家居設(shè)備的控制芯片中，C 語言編寫的程序可以高效地處理傳感器
發(fā)表于 11-24 07:01
【產(chǎn)品介紹】Modelsim：HDL語言仿真軟件
概述ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核
使用NucleiStudio生成tb仿真需要的.verilog文件
打開仿真頂層文件tb_top.v，存放在ITCM模塊里面的指令是通過readmemh函數(shù)讀入.verilog文件實(shí)現(xiàn)的：
下面通過對NucleiStudio IDE進(jìn)行設(shè)置，實(shí)現(xiàn)將c
發(fā)表于 11-05 07:07
如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測試
本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲(chǔ)器，具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫測試，包括設(shè)計(jì)SRAM接口模塊
CICC2033：關(guān)于C語言仿真的一些說明
C語言運(yùn)行說明
操作說明（以helloworld為例）
1、在SDK環(huán)境下寫好C語言相關(guān)代碼。
最簡單的寫法為根據(jù)已有demo進(jìn)行更改。如果說需要重新創(chuàng)建新的SDK項(xiàng)目，具體寫法可以參考官
發(fā)表于 10-21 14:18
基于RFID技術(shù)的固定資產(chǎn)管理與出入庫管理解決方案
基于RFID技術(shù)的固定資產(chǎn)管理與智能出入庫管理解決方案，解決資產(chǎn)數(shù)量龐大、折舊率監(jiān)控難、數(shù)據(jù)滯后、部門協(xié)同困難等痛點(diǎn)。了解RFID技術(shù)如何通過快速批量識別、精準(zhǔn)追蹤與監(jiān)控；
為什么我選擇VHDL入門
篇。 從長期來看，兩個(gè)語言大概率都要學(xué)一下；但是從初學(xué)角度而言，總要選擇一個(gè)入門語言。 根據(jù)網(wǎng)上的信息，總結(jié)對比結(jié)論： Verilog 的優(yōu)勢： 1. Verilog 語法接近C，學(xué)習(xí)
SVA斷言的用法教程
SVA是System Verilog Assertion的縮寫，即用SV語言來描述斷言。斷言是對設(shè)計(jì)的屬性的描述，用以檢查設(shè)計(jì)是否按照預(yù)期執(zhí)行。
評論