AI軟件初創(chuàng)公司Mipsology正在與Xilinx合作，以使FPGA能夠僅使用一個附加命令即可替換AI加速器應用程序中的GPU。Mipsology的“零努力”軟件Zebra將GPU代碼轉換為可在FPGA上的Mipsology的AI計算引擎上運行，而無需進行任何代碼更改或重新培訓。

賽靈思今天宣布，將為數(shù)據(jù)中心向Zebra交付最新版本的Alveo U50卡。Zebra已經(jīng)在其他Xilinx板上支持推理加速，包括Alveo U200和Alveo U250。

Xilinx營銷副總裁Ramine Roane表示：“ Zebra帶給我們的Alveo卡的加速水平使CPU和GPU加速器感到羞愧?！?/span>“與Zebra結合使用，Alveo U50滿足了AI工作負載的靈活性和性能需求，并為任何部署提供了高吞吐量和低延遲性能優(yōu)勢。”

過去，即插即用的FPGA對于非專業(yè)人士來說很難編程，但是Mipsology希望將FPGA變成即插即用的解決方案，就像CPU或GPU一樣容易使用。這樣做的想法是使從其他類型的加速切換到FPGA盡可能容易。

Mipsology首席執(zhí)行官Ludovic Larzul說：“最好的方式是[Mipsology]，我們使用FPGA之上的軟件來使它們透明化，就像Nvidia用Cuda CuDNN來使GPU對AI用戶完全透明一樣?！霸诮邮?/span>EE Times采訪時。

至關重要的是，這可以由非專家完成，而無需具備深厚的AI專業(yè)知識或FPGA技能，因為無需進行模型再培訓即可過渡。

“易用性非常重要，因為當您查看人們的AI項目時，他們通常無法訪問設計神經(jīng)網(wǎng)絡的AI團隊，” Larzul說。“通常，如果有人安裝了一個機器人系統(tǒng)或一個視頻監(jiān)視系統(tǒng)……他們會讓其他團隊或其他團體開發(fā)神經(jīng)網(wǎng)絡并對其進行培訓。一旦獲得了[訓練有素的模型]，他們就不會更改它，因為他們沒有專業(yè)知識?！?/span>

與Xilinx對比當Xilinx
已經(jīng)擁有自己的神經(jīng)網(wǎng)絡加速器引擎（XDNN）時，為什么會支持第三方軟件？

“一句話的重點是：我們做得更好，”拉爾祖爾說。“另一句話是：我們的作品。”

Mipsology在Zebra中擁有自己的計算引擎，該引擎支持客戶現(xiàn)有的卷積神經(jīng)網(wǎng)絡（CNN）模型，與XDNN不同，Larzul表示XDNN支持大量演示，但不太適合定制神經(jīng)網(wǎng)絡。他說，這使使用XDNN建立和運行自定義網(wǎng)絡“痛苦”。盡管XDNN可以在不受GPU威脅的應用程序中競爭，但Zebra旨在使FPGA根據(jù)性能，成本和易用性直接采用GPU。

Larzul說，大多數(shù)客戶改變GPU解決方案的動機是成本。

他說：“他們想降低硬件成本，但又不想重新設計神經(jīng)網(wǎng)絡?！?/span>“（避免了）一筆非經(jīng)常性的費用，因為我們能夠透明地替換GPU，并且無需重新訓練或修改神經(jīng)網(wǎng)絡?！?/span>

FPGA還具有可靠性，部分原因是因為它們在芯片領域不那么積極，并且通常比包括GPU在內的其他加速器類型運行溫度更低。這在需要長期維護成本的數(shù)據(jù)中心中尤其重要。

拉爾祖爾說：“總擁有成本不僅僅是董事會的價格。”“確保系統(tǒng)正常運行還需要付出代價。”

Zebra還旨在使FPGA在性能上競爭。Larzul說，盡管FPGA通常提供比其他加速器更少的TOPS（每秒Tera操作），但由于Zebra精心設計的計算引擎，它們能夠更有效地使用TOPS。

“這是大多數(shù)加速AI的ASIC初創(chuàng)企業(yè)都忘記了的-他們在做很大的一塊硅片，試圖包裝更多的TOPS，但是他們沒有考慮如何在網(wǎng)絡上映射它以提高效率”，他說，并指出Zebra的基于FPGA的引擎比TOPS量為6倍的GPU每秒能夠處理更多圖像。

如何實現(xiàn)的？盡管Larzul沒有提供確切的細節(jié)，但他確實表示它們不依賴修剪，因為精度降低太大，以至于不進行重新培訓就無法接受。由于相同的原因，它們不使用極限量化（低于8位）。

Zebra的引擎加快了CNN的速度，而CNN如今已廣泛用于圖像和視頻處理應用程序，但Zebra也可以應用于使用類似數(shù)學概念的BERT（Google的自然語言處理模型）。Zebra的未來迭代可能會覆蓋其他類型的神經(jīng)網(wǎng)絡，包括LSTM（長期短期記憶）和RNN（遞歸神經(jīng)網(wǎng)絡），但這很難實現(xiàn)，因為RNN在數(shù)學上更加多樣化。

EVE
Mipsology的團隊成立于2015年，在法國約有30人從事研發(fā)工作，在加利福尼亞有一個小團隊，主要負責業(yè)務發(fā)展。該公司已獲得總計700萬美元的資金，其中200萬美元是2019年法國政府創(chuàng)新競賽的獎金。

Mipsology的核心團隊來自EVE，這是一家ASIC仿真器公司，于2012年被Synopsys收購，用于其ZeBu（零錯誤）硬件輔助驗證產(chǎn)品，當時是Cadence鈀金驗證平臺的競爭對手。Larzul認為，幾乎所有主要的ASIC公司都使用EVE技術在設計周期內驗證ASIC。該技術依賴于連接在一起的數(shù)千個FPGA來重現(xiàn)ASIC行為。

Mipsology擁有12項正在申請的專利，并且與Xilinx密切合作，并且與第三方加速器卡兼容，例如Western Digital小型（SFF U.2）卡和Vega-4001等研華卡。