設(shè)計(jì)自動(dòng)化大會(huì)的小組討論吸引了來(lái)自全球最大的EDA用戶的一些代表，談?wù)摰闹攸c(diǎn)常常轉(zhuǎn)向工藝可變性的影響，但是，設(shè)計(jì)成本、芯片密度和電源管理也引起了代表們的高度關(guān)注。

在題為“IC納米競(jìng)賽”的討論中，主持人、Mentor Graphics的主席兼首席執(zhí)行官Wally Rhines，要求與會(huì)者描述“電子行業(yè)所面臨的最重要問(wèn)題”，包括來(lái)自ST、英特爾、TI、三星和TSMC的小組代表開(kāi)始了討論。

“我最大的擔(dān)心是65nm、45nm、32nm工藝節(jié)點(diǎn)的可變性問(wèn)題，”三星電子的副總裁Ho-Kyu Kang說(shuō)，“關(guān)鍵設(shè)計(jì)規(guī)則每隔一年就收縮30%，但是，可變性卻沒(méi)有按照相同的規(guī)則收縮，所以，隨著設(shè)計(jì)規(guī)則的收縮，可變性就越來(lái)越大?！盨T公司預(yù)測(cè)在45nm以下節(jié)點(diǎn)會(huì)出現(xiàn)設(shè)計(jì)工具解決方案的“青黃不接”的局面，ST公司中央CAD副總裁Philippe Magarshack說(shuō)：“我們一方面要解決受限設(shè)計(jì)規(guī)則（RDR）的問(wèn)題，另一方面，要尋求各種辦法預(yù)測(cè)系統(tǒng)的可變性，并在設(shè)計(jì)中加以解決，而不是僅僅留出設(shè)計(jì)余量?！?/p>

在先進(jìn)的工藝節(jié)點(diǎn)，Magarshack補(bǔ)充說(shuō)，模擬和RF設(shè)計(jì)將更具有挑戰(zhàn)性；較低的器件工作電壓會(huì)引起對(duì)功率的擔(dān)憂；而復(fù)雜性將增長(zhǎng)。他說(shuō)，所需要的是通過(guò)聚集包括系統(tǒng)級(jí)設(shè)計(jì)、硬件/軟件協(xié)同驗(yàn)證和虛擬原型的一個(gè)“生態(tài)系統(tǒng)”，來(lái)減輕設(shè)計(jì)的復(fù)雜性。

根據(jù)TI公司硅技術(shù)開(kāi)發(fā)副總裁Dennis Buss的介紹，整個(gè)行業(yè)目前面臨的最大挑戰(zhàn)是定制設(shè)計(jì)的成本高昂，由于設(shè)計(jì)成本大約有5000萬(wàn)美元，他說(shuō)：“小批量生產(chǎn)的ASIC將成為歷史?！背杀臼艿?a target="_blank">電源管理需求、參數(shù)變化和包括模擬元件的系統(tǒng)級(jí)芯片集成等因素的重要影響，他補(bǔ)充說(shuō)。

“我認(rèn)為將來(lái)面臨的挑戰(zhàn)是架構(gòu)、設(shè)計(jì)和工藝技術(shù)的協(xié)同開(kāi)發(fā)問(wèn)題，”Buss表示，由于目前需要應(yīng)對(duì)電源管理、可變性和模擬/RF集成等相互交織的問(wèn)題，保持開(kāi)發(fā)過(guò)程相互獨(dú)立是不可行的。

英特爾公司低功耗IA和技術(shù)組副總裁兼總經(jīng)理Gadi Singer概要介紹了納米設(shè)計(jì)面臨的4個(gè)主要挑戰(zhàn)：一是日益增加的密度，會(huì)導(dǎo)致邏輯容量巨大；二是復(fù)雜性日益增加，例如多電源域技術(shù)；三是計(jì)算和通信的融合，創(chuàng)造了低功耗的需求；四是上市時(shí)間面臨的挑戰(zhàn)。

為了解決這些問(wèn)題，EDA供應(yīng)商要開(kāi)展“四維”之戰(zhàn)，Singer說(shuō)，第一維是轉(zhuǎn)向更高層次的抽象；第二維是讓全部平臺(tái)“靠邊站”；第三維是可制造性設(shè)計(jì)（DFM）；第四維是“時(shí)間”，即更快的設(shè)計(jì)周轉(zhuǎn)時(shí)間。

事情并沒(méi)這么壞，TSMC設(shè)計(jì)和技術(shù)平臺(tái)的副總裁Fu-Chieh Hsu說(shuō)：“類似電源、設(shè)計(jì)成本和集成等問(wèn)題都可以成功地得到解決，如果我們持續(xù)與制造商、客戶、IP供應(yīng)商和EDA提供商協(xié)力合作的話?！?/p>

盡管面對(duì)這些挑戰(zhàn)，小組討論的參與者都表示，他們正在開(kāi)展65nm設(shè)計(jì)，并將在今年晚些時(shí)候或明年開(kāi)展45nm原型設(shè)計(jì)。

小組討論中的一個(gè)話題是受限設(shè)計(jì)規(guī)則（RDR），它被許多觀察家視為未來(lái)45nm和32nm的技術(shù)趨勢(shì)。但是，RDR不會(huì)取代對(duì)DFM的需求，參與小組辯論的專家表示。

“我們已經(jīng)采用RDR有很長(zhǎng)時(shí)間了，它們只是更為嚴(yán)格的限制而已，”TI的Buss說(shuō)，“但是，你要小心，怎樣才能把多個(gè)門（注釋：原文為poly）放在同一方向或把引腳間隔設(shè)置得不要太寬以免浪費(fèi)面積？”更嚴(yán)格的設(shè)計(jì)規(guī)則，他強(qiáng)調(diào)說(shuō)，還必須讓設(shè)計(jì)工程師隨著采用更小的工藝節(jié)點(diǎn)，能夠設(shè)計(jì)出面積更小的芯片。

“對(duì)DFM的投資絕對(duì)是必不可少的，”英特爾的Singer說(shuō)。在英特爾，他表示，DFM包括設(shè)計(jì)規(guī)則、建模、光學(xué)接近校正（OPC）。Singer和其它發(fā)言人都注意到了基于模型的DFM的重要性。

然而，對(duì)于是否需要統(tǒng)計(jì)時(shí)序分析工具，卻引發(fā)了一些辯論。“統(tǒng)計(jì)時(shí)序是個(gè)好點(diǎn)子，只要你不把某種變化當(dāng)成是具有統(tǒng)計(jì)特性的變化，”TI的Buss說(shuō)，“大概只有一件事情是真正具有統(tǒng)計(jì)意義的，那就是隨機(jī)摻雜波動(dòng)；至于其它對(duì)象，統(tǒng)計(jì)時(shí)序可能會(huì)給出錯(cuò)誤的答案?！?/p>

“在現(xiàn)實(shí)生活中，我認(rèn)為無(wú)法精確預(yù)測(cè)溫度和電壓的變化，”ST的Magarshack說(shuō)，“我們可能采取統(tǒng)計(jì)方法來(lái)補(bǔ)償這些未知的變化?！?/p>

小組討論一致認(rèn)為，電源是65nm和45nm的關(guān)鍵問(wèn)題，然而，Singer表示，電源目前與其它設(shè)計(jì)流程是分別運(yùn)行的。所需要的是，他說(shuō)，要讓電源管理從架構(gòu)級(jí)就開(kāi)始介入，直到物理層面。“采用一體化設(shè)計(jì)流程是至關(guān)重要的，最終會(huì)得到正確的結(jié)果，”他說(shuō)。

許多參與小組討論的專家表示，電子系統(tǒng)級(jí)（ESL）設(shè)計(jì)將是65nm和45nm設(shè)計(jì)領(lǐng)域最有發(fā)展前途的技術(shù)?！半娮有袠I(yè)具備很強(qiáng)的RTL到GDSII系統(tǒng)設(shè)計(jì)能力，但是，我們已經(jīng)沿用至今達(dá)20年之久，”Singer表示，“ESL絕對(duì)是解決未來(lái)更為復(fù)雜設(shè)計(jì)問(wèn)題的必不可少的工具?！?br /> 責(zé)任編輯：tzh