寬禁帶材料實(shí)現(xiàn)了較當(dāng)前硅基技術(shù)的飛躍。它們的大帶隙導(dǎo)致較高的介電擊穿，從而降低了導(dǎo)通電阻(RSP)。更高的電子飽和速度支持高頻設(shè)計(jì)和工作，降低的漏電流和更好的導(dǎo)熱性有助于高溫下的工作。

安森美半導(dǎo)體提供圍繞寬禁帶方案的獨(dú)一無二的生態(tài)系統(tǒng)，包含從旨在提高強(qiáng)固性和速度的碳化硅(SiC)二極管、SiCMOSFET到SiCMOSFET的高端IC門極驅(qū)動(dòng)器。除了硬件以外，我們還提供spice物理模型，幫助設(shè)計(jì)人員在仿真中實(shí)現(xiàn)其應(yīng)用性能，縮短昂貴的測(cè)試周期。

我們的預(yù)測(cè)性離散建?？梢赃M(jìn)行系統(tǒng)級(jí)仿真，其中可以針對(duì)系統(tǒng)級(jí)性能指標(biāo)（例如效率）進(jìn)行優(yōu)化，而不局限于優(yōu)化元器件級(jí)性能指標(biāo)，例如RDS（on）。此外，設(shè)計(jì)人員可以放心地模擬數(shù)據(jù)表中未涵蓋的工作條件，例如開關(guān)應(yīng)用的變化溫度、總線電壓、負(fù)載電流和輸入門極電阻。

為滿足這些需求，模型必須是基于物理規(guī)律的、直觀的、可預(yù)測(cè)的，最重要的是精確的。

在IC行業(yè)中，追溯到幾十年前，采用SPICE模型的支持CAD設(shè)計(jì)的環(huán)境對(duì)于IC設(shè)計(jì)人員準(zhǔn)確預(yù)測(cè)電路性能至關(guān)重要。通過首次正確設(shè)計(jì)縮短生產(chǎn)周期。迄今為止，由于缺乏可靠的SPICE模型，電力電子CAD環(huán)境遠(yuǎn)遠(yuǎn)落后于IC行業(yè)。電力電子器件模型基于簡(jiǎn)單的子電路和復(fù)雜的非物理行為模型。仿真最終不可靠。

圖1

簡(jiǎn)單的子電路過于基礎(chǔ)簡(jiǎn)單，不足以充分利用所有器件性能。在圖1中，我們顯示了一個(gè)CRSS圖，將典型的簡(jiǎn)單模型（藍(lán)色）與更先進(jìn)的物理模型（綠色）和測(cè)量數(shù)據(jù)（紅色）進(jìn)行了比較。顯然，您可以看到簡(jiǎn)單模型無法捕獲非線性電容效應(yīng)，最終導(dǎo)致不準(zhǔn)確的動(dòng)態(tài)開關(guān)仿真。

眾所周知，更準(zhǔn)確、更復(fù)雜的行為模型會(huì)導(dǎo)致收斂問題。此外，此類模型通常以專有的仿真器行為語言（例如MAST?）編寫，因此無法跨多個(gè)仿真器平臺(tái)。

通常，電力電子模型既不是基于工藝技術(shù)和布局的，也不具有芯片平面布局的可擴(kuò)展性。

我們以物理可擴(kuò)展模型開發(fā)了一個(gè)適用于整個(gè)技術(shù)平臺(tái)的模型。這就是說，它不是包含經(jīng)驗(yàn)擬合參數(shù)的單個(gè)模型的庫，最終曲線適合所有產(chǎn)品。只需輸入給定產(chǎn)品的芯片平面布局參數(shù)，通過芯片擴(kuò)展，我們就可以使技術(shù)迅速發(fā)展。

在下一級(jí)水平，模型中基于物理學(xué)的工藝依賴性使我們能夠預(yù)測(cè)新的虛擬技術(shù)變化帶來的影響。顯然，早期設(shè)計(jì)有助于從應(yīng)用角度帶動(dòng)技術(shù)要求，并加快產(chǎn)品上市時(shí)間。一方面，工藝和器件設(shè)計(jì)工程師使用限定的元器件仿真，也稱為TCAD。另一方面，應(yīng)用和系統(tǒng)級(jí)設(shè)計(jì)人員使用基于SPICE的仿真環(huán)境?；诠に噮?shù)的spice模型有助于這兩方面的融合。

現(xiàn)在，我們介紹一下碳化硅功率MOSFET模型的部分特性。

圖2

圖3

圖2顯示了典型的碳化硅MOSFET橫截面，圖3顯示了子電路模型的簡(jiǎn)化版本。

現(xiàn)在介紹該模型的一些元素。首先，我們談?wù)勱P(guān)鍵通道區(qū)域。在這里，我們使用著名的伯克利BSIM3v3模型。我們都盡可能地不做重復(fù)工作。在這種情況下，我們嘗試建模MOSFET通道，該通道非常適合用BSIM模型進(jìn)行。該模型是基于物理的，通過亞閾值、弱反演和強(qiáng)反演來準(zhǔn)確捕獲轉(zhuǎn)換。此外，它具有出色的速度和收斂性，可以廣泛用于多個(gè)仿真平臺(tái)。

接下來，我們需要覆蓋由EPI區(qū)域的多晶硅重疊形成的門極至漏極臨界電容CGD。該電容本質(zhì)上是高度非線性的金屬氧化物半導(dǎo)體（MOS）電容器。該電容器的耗盡區(qū)由摻雜剖面、P阱dpw之間的距離以及外延層的厚度等工藝參數(shù)復(fù)雜的依賴性控制。SPICE行為方法實(shí)施一種基于物理的模型，并將所有這些影響考慮進(jìn)去。

圖4

如圖4所示，從橫截面開始，我們想介紹芯片平面圖可擴(kuò)展性背后的一些概念和結(jié)構(gòu)?；疑珔^(qū)域是有源區(qū)。藍(lán)色無源區(qū)與裸芯邊緣(dieedges)、門極焊盤和門極通道(gaterunners)相關(guān)?；谖锢韼缀蔚难苌_定了無源區(qū)和有源區(qū)之間的分布，這是實(shí)現(xiàn)可擴(kuò)展性所需的。我們非常關(guān)注在有源和無源區(qū)之間的邊界區(qū)域中形成的寄生電容。一旦開始忽略布局中的寄生電容，你什么時(shí)候才會(huì)停止這種錯(cuò)誤呢？所有被忽略的電容最終累積起來成為一個(gè)麻煩。在這種情況下，就無法實(shí)現(xiàn)擴(kuò)展。而我們的理念是不忽略任何電容器。

碳化硅MOSFET支持非?？斓膁V/dt，大約每納秒50至100伏，而dI/dts大約每納秒3至6安培。器件固有的門極電阻很重要，可以用來抗電磁干擾(EMI)。圖4右邊的設(shè)計(jì)具有較少的門極通道，因此RG較高，很好地限制了振鈴。圖4左邊的設(shè)計(jì)有許多門極通道，因此RG較低。左邊的設(shè)計(jì)適用于快速開關(guān)，但每個(gè)區(qū)域的RDSon也較高，因?yàn)殚T極通道會(huì)在有源區(qū)侵蝕掉。

圖5

現(xiàn)在，我們要談?wù)勀Ｐ万?yàn)證。我們首先在左側(cè)的圖5中顯示輸出電流-電壓特性。該模型準(zhǔn)確預(yù)測(cè)整個(gè)偏置范圍，包括高門極處的漂移區(qū)和漏極偏差。右圖中的精確導(dǎo)通仿真突出了模型的連續(xù)性，這對(duì)于強(qiáng)固的收斂性能很重要。除了線性以外，我們經(jīng)常查看對(duì)數(shù)刻度，以發(fā)現(xiàn)隱藏的不準(zhǔn)確和不連續(xù)。

圖6

在圖6中，我們顯示了在寬溫度范圍內(nèi)的當(dāng)前電壓、RDSon和閾值電壓的結(jié)果。SiCMOSFET器件具有穩(wěn)定的溫度性能，因此非常有吸引力。寬溫度范圍內(nèi)的高精度建模使設(shè)計(jì)人員可以充分利用這種特性。

圖7

前面我們介紹了對(duì)復(fù)雜器件電容的物理建模。圖7顯示了結(jié)果。在左側(cè)，CRSS（或CGD）仿真跟蹤數(shù)據(jù)在2個(gè)數(shù)量級(jí)以上的多次變化，僅在對(duì)數(shù)刻度上可見。

圖8

開關(guān)結(jié)果具有精確建模的固有電容和器件布局寄生效應(yīng)，如圖8所示，無需額外調(diào)整模型。這種水平的保真度使應(yīng)用設(shè)計(jì)人員有信心精確地仿真器件電路的相互影響，例如dV/dt、dI/dt、開關(guān)損耗和EMI。門極驅(qū)動(dòng)器和電源環(huán)路的相互作用可以被更進(jìn)一步地研究和優(yōu)化。

對(duì)我們來說，滿足客戶各種不同的仿真平臺(tái)要求非常重要。因此，SPICE方法至關(guān)重要。SPICE不局限于某個(gè)專用平臺(tái)或系統(tǒng)，我們僅使用行業(yè)標(biāo)準(zhǔn)仿真軟件中的最小公分母結(jié)構(gòu)，從而避免依賴于仿真器的專有方案。

責(zé)編：hfy