日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA部分可重配置特性實(shí)現(xiàn)PYNQ-PRIO經(jīng)典案例

454398 ? 來(lái)源:PYNQ開(kāi)源社區(qū)微信公眾號(hào) ? 作者:品客 ? 2020-09-28 10:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PYNQ-PRIO是一個(gè)介紹如何利用FPGA部分可重配置特性和PYNQ框架提供的方便的API,對(duì)FPGA分時(shí)復(fù)用,提高FPGA靈活性的項(xiàng)目。可重配置是指在一個(gè)FPGA工程中,劃分了靜態(tài)邏輯部分和動(dòng)態(tài)邏輯部分,靜態(tài)邏輯部分是指在運(yùn)行過(guò)程中邏輯不變的部分,動(dòng)態(tài)邏輯部分是指在運(yùn)行過(guò)程中可以根據(jù)需要下載特定比特流文件實(shí)現(xiàn)不同邏輯的部分,在工作時(shí),修改某一動(dòng)態(tài)邏輯部分不會(huì)對(duì)靜態(tài)邏輯部分和其他動(dòng)態(tài)邏輯部分造成影響,實(shí)現(xiàn)了FPGA的功能上的分時(shí)復(fù)用。

上圖為工程項(xiàng)目示意圖。通過(guò)軟硬件劃分,在PS端中負(fù)責(zé)Linux通信,PL端例化了6個(gè)PR(Partitial Reconfiguration)塊。每個(gè)塊中有GPIO、uart和IIC等幾種不同的RM(Reconfiguration Module),它們通過(guò)各自的partitial bitstream下載。動(dòng)態(tài)邏輯部分和靜態(tài)邏輯部分使用分離器保證它們互不影響,并在動(dòng)態(tài)邏輯部分下載完成后對(duì)下載好的部分進(jìn)行復(fù)位。

此項(xiàng)目中在PYNQ框架下有兩種驅(qū)動(dòng)這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過(guò)DTS(Device Tress Source)注冊(cè)到linux sysfs中,然后調(diào)用linux提供的驅(qū)動(dòng)。

快速開(kāi)始

運(yùn)行下面這條命令即可快速安裝:

sudo -H pip3 install git+https://github.com/Siudya/PYNQ-PRIO.git

項(xiàng)目演示

1 、 使用pynq API的方法:

打開(kāi)~/prio/uart.ipynb,前面一段代碼是UART的驅(qū)動(dòng)程序和必要的功能代碼,不是本文重點(diǎn)請(qǐng)讀者自己研讀。

接下來(lái)就是下載bit文件。首先下載靜態(tài)邏輯bit文件,靜態(tài)bit文件中的PR部分是默認(rèn)的RM。然后下載PR的bit文件。注意,下載一個(gè)PR的bit文件后要立刻例化一個(gè)驅(qū)動(dòng)實(shí)例,這是因?yàn)槊總€(gè)PR的bit文件所對(duì)應(yīng)的hwh文件中其他PR部分都使用默認(rèn)RM,但是下載一個(gè)PR的bit文件并不會(huì)影響其他PR和靜態(tài)邏輯。

然后可以測(cè)試一下兩個(gè)UART的狀態(tài),在這里我們并沒(méi)有開(kāi)啟中斷。

下一步我們測(cè)試兩個(gè)串口的收發(fā)。用杜邦線將uart1的TX(Arduino的Pin 9)和uart3的RX(Arduino的Pin 34),uart1的RX(Arduino的Pin 8)和uart3的TX(Arduino的Pin 35)連接起來(lái),運(yùn)行這段代碼,可以看到信息被正確地收發(fā)了。

接下來(lái)我們?cè)囋嚭袛嗟氖瞻l(fā)。首先仍然是例化實(shí)例,不過(guò)在這里我們要從overlay.interrupts_pins中讀取每個(gè)uart的中斷引腳,然后初始化uart實(shí)例。

利用asyncio庫(kù)和中斷,我們可以實(shí)現(xiàn)異步收發(fā)。

2 、使用linux sysfs API的方法:

打開(kāi)~/prio_linux/uart_linux.pynb

首先和上面使用pynq的API的方法一樣,首先下載靜態(tài)邏輯的bit文件,再下載PR的bit文件。但是不同的是同時(shí)注冊(cè)了對(duì)應(yīng)的dtbo到linux系統(tǒng)中。dtbo由dtso編譯而來(lái),dtso是描述設(shè)備樹(shù)的文件,關(guān)于它的編寫(xiě)參閱以下鏈接:
https://www.raspberrypi.org/documentation/configuration/device-tree.md

注冊(cè)完成后可以直接在/dev下看到這兩個(gè)uart模塊。然后可以使用linux自帶的serial庫(kù)調(diào)用它們。

這個(gè)項(xiàng)目中我們利用了FPGA的部分可重構(gòu)的特性,實(shí)現(xiàn)了運(yùn)行中的部分邏輯的動(dòng)態(tài)轉(zhuǎn)換。另外我們可以看到利用PYNQ提供的API,可以輕松注冊(cè)設(shè)備到Linux系統(tǒng),方便了其他程序?qū)ξ覀冏远xIP的使用。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22509

    瀏覽量

    639537
  • Linux
    +關(guān)注

    關(guān)注

    88

    文章

    11822

    瀏覽量

    219600
  • uart
    +關(guān)注

    關(guān)注

    22

    文章

    1322

    瀏覽量

    107027
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Python/MyHDL創(chuàng)建自定義FPGA IP

    使用 Python/MyHDL 創(chuàng)建自定義 FPGA IP,與 Vivado 集成,并通過(guò) PYNQ 進(jìn)行控制——實(shí)現(xiàn)軟件上的簡(jiǎn)單硬件設(shè)計(jì)。
    的頭像 發(fā)表于 04-09 09:53 ?290次閱讀
    使用Python/MyHDL創(chuàng)建自定義<b class='flag-5'>FPGA</b> IP

    深入解析IGLOO2 FPGA與SmartFusion2 SoC FPGA特性、參數(shù)與應(yīng)用

    深入解析IGLOO2 FPGA與SmartFusion2 SoC FPGA特性、參數(shù)與應(yīng)用 在當(dāng)今的電子設(shè)計(jì)領(lǐng)域,現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和片上系統(tǒng)(SoC)
    的頭像 發(fā)表于 04-07 16:45 ?156次閱讀

    Atmel AT17LVxxxA FPGA配置EEPROM:特性、應(yīng)用與技術(shù)解析

    Atmel AT17LVxxxA FPGA配置EEPROM:特性、應(yīng)用與技術(shù)解析 在FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的應(yīng)用中,配置存儲(chǔ)器是至關(guān)重
    的頭像 發(fā)表于 03-29 17:05 ?984次閱讀

    英特爾Arria V系列FPGA器件全面解析:特性、性能與應(yīng)用考量

    英特爾Arria V系列FPGA器件全面解析:特性、性能與應(yīng)用考量 在當(dāng)今高速發(fā)展的電子領(lǐng)域,FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)憑借其靈活性和重構(gòu)性,成為眾多電子工程師的首選器件。英特爾的
    的頭像 發(fā)表于 03-29 13:05 ?227次閱讀

    探索Atmel AT17LV系列FPGA配置EEPROM:特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

    探索Atmel AT17LV系列FPGA配置EEPROM:特性、應(yīng)用與設(shè)計(jì)要點(diǎn) 在FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列)的應(yīng)用領(lǐng)域中,
    的頭像 發(fā)表于 03-24 17:40 ?578次閱讀

    一起盤(pán)點(diǎn)AG32 MCU 的特性及產(chǎn)品特色,異構(gòu)SOC入門(mén)推薦

    功能固定。 二、關(guān)鍵特性與核心優(yōu)勢(shì) - 管腳高度靈活可配置:與傳統(tǒng)MCU固定引腳功能不同,AG32允許開(kāi)發(fā)者根據(jù)PCB布局需求,動(dòng)態(tài)重定義大部分數(shù)字I/O引腳的功能,極大簡(jiǎn)化布線并
    發(fā)表于 03-13 11:51

    【ALINX 教程】FPGA Multiboot 功能實(shí)現(xiàn)——基于 ALINX Artix US+ AXAU25 開(kāi)發(fā)板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開(kāi)發(fā)板上,通過(guò)? Multiboot ?實(shí)現(xiàn)多個(gè) bitstream 的存儲(chǔ)與動(dòng)態(tài)切換,并在配置失敗時(shí)自動(dòng)回退
    的頭像 發(fā)表于 01-05 15:41 ?1706次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能<b class='flag-5'>實(shí)現(xiàn)</b>——基于 ALINX Artix US+ AXAU25 開(kāi)發(fā)板

    ALINX教程分享_Zynq UltraScale+ MPSoC PYNQ3.1.2移植

    本教程在 Ubuntu22.04.1 虛擬機(jī)中安裝了 Xilinx 2024.1 的開(kāi)發(fā)環(huán)境,基于該環(huán)境從源碼編譯 PYNQ 3.1.2 工程,生成能夠在 ALINX AXU15EGB 開(kāi)發(fā)板上運(yùn)行的 PYNQ 系統(tǒng)鏡像。
    的頭像 發(fā)表于 11-30 16:06 ?6154次閱讀
    ALINX教程分享_Zynq UltraScale+ MPSoC <b class='flag-5'>PYNQ</b>3.1.2移植

    AMD利用重構(gòu)FPGA設(shè)備Moku實(shí)現(xiàn)自定義激光探測(cè)解決方案

    摘要本文介紹了AdvancedMicroDevices,AMD公司如何基于重構(gòu)FPGA設(shè)備自定義激光探測(cè)解決方案,替代傳統(tǒng)的儀器配置,通過(guò)靈活且定制的
    的頭像 發(fā)表于 11-20 17:28 ?1934次閱讀
    AMD<b class='flag-5'>利用</b><b class='flag-5'>可</b>重構(gòu)<b class='flag-5'>FPGA</b>設(shè)備Moku<b class='flag-5'>實(shí)現(xiàn)</b>自定義激光探測(cè)解決方案

    如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫(xiě)測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫(xiě)測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫(xiě)入的特點(diǎn)。在FPGA
    的頭像 發(fā)表于 10-22 17:21 ?4593次閱讀
    如何<b class='flag-5'>利用</b>Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實(shí)現(xiàn)</b>SRAM的讀寫(xiě)測(cè)試

    利用EasyGo DeskSim快速實(shí)現(xiàn)信號(hào)采集

    EasyGo DeskSim是一款配置型的實(shí)時(shí)仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實(shí)時(shí)仿真機(jī)上。實(shí)時(shí)仿真機(jī)支持選配不同的 FPGA 芯片和 IO 模塊,能夠處理高速信號(hào),并通過(guò) IO 模塊輸出真實(shí)的仿真結(jié)果,
    的頭像 發(fā)表于 08-18 11:32 ?5042次閱讀
    <b class='flag-5'>利用</b>EasyGo DeskSim快速<b class='flag-5'>實(shí)現(xiàn)</b>信號(hào)采集

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來(lái)自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說(shuō)明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5357次閱讀

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    法的速度。我們將首先使用C語(yǔ)言進(jìn)行代碼實(shí)現(xiàn),然后在Vivado HLS中綜合實(shí)現(xiàn),并最終在FPGA板(pynq-z2)上進(jìn)行硬件實(shí)現(xiàn),同時(shí)于
    的頭像 發(fā)表于 07-10 11:09 ?2616次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    利用EasyGo DeskSim快速實(shí)現(xiàn)信號(hào)輸出

    EasyGo DeskSim是一款配置型的實(shí)時(shí)仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實(shí)時(shí)仿真機(jī)上。實(shí)時(shí)仿真機(jī)支持選配不同的 FPGA 芯片和 IO 模塊,能夠處理高速信號(hào),并通過(guò) IO 模塊輸出真實(shí)的仿真結(jié)果,
    的頭像 發(fā)表于 06-30 14:11 ?1155次閱讀
    <b class='flag-5'>利用</b>EasyGo DeskSim快速<b class='flag-5'>實(shí)現(xiàn)</b>信號(hào)輸出

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列),是一種可在出廠后由用戶根據(jù)實(shí)際需求進(jìn)行編程配置的集成電路。與專(zhuān)用集成電路(如ASIC)不同,FPGA在硬件層面具備高度的
    的頭像 發(fā)表于 05-12 09:30 ?3251次閱讀
    繁峙县| 呼伦贝尔市| 会理县| 新蔡县| 临武县| 阿瓦提县| 玉树县| 红安县| 仲巴县| 蒲城县| 富锦市| 新疆| 广东省| 乌拉特前旗| 河东区| 木里| 大悟县| 徐州市| 北海市| 长乐市| 鹿邑县| 交口县| 黄浦区| 萨嘎县| 天气| 吉隆县| 桐城市| 五华县| 如皋市| 临邑县| 阿克陶县| 沂南县| 阜城县| 屯留县| 武义县| 本溪市| 大埔县| 滦平县| 项城市| 辽阳市| 当阳市|