采用RTL代碼描述位寬相同的兩個(gè)數(shù)相加或相減
本文用的芯片型號為xcku115-flvd1924-1L-i，時(shí)鐘頻率為400MHz。
兩個(gè)有符號數(shù)相加
采用RTL代碼描述位寬相同的兩個(gè)數(shù)相加或相減，無論是有符號數(shù)還是無符號數(shù)，Vivado綜合后的結(jié)果是一致的。以32bit數(shù)據(jù)為例，相應(yīng)的代碼如下圖所示。這里考慮到兩個(gè)32bit數(shù)據(jù)相加其結(jié)果可能為33bit，同時(shí)對于高速設(shè)計(jì)（時(shí)鐘頻率至少400MHz）為了滿足性能，對輸入和輸出分別添加了流水寄存器。
最終的資源利用率如下圖所示。
從邏輯級數(shù)的角度看，邏輯級數(shù)最大為5（有一條），大多數(shù)路徑為3，如下圖所示。
從綜合屬性角度看，可以通過use_dsp屬性使得該加法操作映射到DSP48中，該屬性的使用方法如下圖所示。
采用DSP48實(shí)現(xiàn)時(shí)，上述代碼可達(dá)到完全映射，不會(huì)消耗SLICE中的任何資源。假定時(shí)鐘頻率為400MHz，對比使用LUT+FF和DSP48兩種實(shí)現(xiàn)方式，不難看出后者在時(shí)序（邏輯級數(shù)降低至1）和功耗方面均有優(yōu)勢。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
寄存器
+關(guān)注
關(guān)注
31文章
5620瀏覽量
130455 -
RTL
+關(guān)注
關(guān)注
1文章
395瀏覽量
62903 -
代碼
+關(guān)注
關(guān)注
30文章
4977瀏覽量
74420
原文標(biāo)題：兩個(gè)數(shù)相加，三個(gè)數(shù)相加有什么不同
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
RTL8762CMF/RTL8752CMF：藍(lán)牙低功耗SOC的卓越之選
8762CMF和RTL8752CMF這兩款藍(lán)牙低功耗系統(tǒng)級芯片（SOC），憑借其出色的性能和豐富的功能，成為了眾多工程師的選擇。今天，我們就來深入了解一下這兩款芯片。 文件下載： RTL
SGM64200：雙輸出或雙相同步降壓控制器的深度解析
交換機(jī)和路由器等眾多領(lǐng)域都有廣泛的應(yīng)用。 文件下載： SGM64200.pdf 一、產(chǎn)品概述 SGM64200集成了兩個(gè)同步降壓控制器，可配置為兩個(gè)獨(dú)立的單相輸出或一個(gè)雙相輸出。通過外部引腳，還能將
SGM62180：高效兩相同步降壓轉(zhuǎn)換器的設(shè)計(jì)與應(yīng)用
，為眾多應(yīng)用場景提供了理想的電源解決方案。今天，我們就來深入探討一下SGM62180的特點(diǎn)、工作原理以及設(shè)計(jì)應(yīng)用中的要點(diǎn)。 文件下載： SGM62180.pdf 一、SGM62180概述 SGM62180是一款采用峰值電流模式控制的兩相同步降壓轉(zhuǎn)換器，集成了功率MOSFE
高速寬輸入單相同步降壓轉(zhuǎn)換器MOSFET驅(qū)動(dòng)器——MAX8552
高速寬輸入單相同步降壓轉(zhuǎn)換器MOSFET驅(qū)動(dòng)器——MAX8552 在電子設(shè)計(jì)領(lǐng)域，MOSFET驅(qū)動(dòng)器是實(shí)現(xiàn)高效功率轉(zhuǎn)換的關(guān)鍵組件。今天，我們將深入探討Maxim公司的一款高性能單相同步降壓轉(zhuǎn)換器
如何根據(jù)厚聲電阻上的代碼查詢具體阻值？
根據(jù)厚聲電阻上的代碼查詢具體阻值，需結(jié)合代碼的標(biāo)注方法進(jìn)行識(shí)別，常見的標(biāo)注方法及對應(yīng)查詢步驟如下： 一、三位數(shù)字標(biāo)注法(常規(guī)精度電阻) 規(guī)則：前兩位為有效數(shù)字，第三
用戶對變量或寄存器進(jìn)行位操作的方法
嵌入式系統(tǒng)總是要用戶對變量或寄存器進(jìn)行位操作。給定一個(gè)整型變量a，寫兩段代碼，第一個(gè)設(shè)置a的bit 3，第二個(gè)清除a 的bit 3。在以上兩個(gè)
發(fā)表于 12-23 08:16
C語言位操作符
效果，而當(dāng)兩個(gè)位相同時(shí)，結(jié)果為 0。以 5 ^ 3 為例，0000 0101 ^ 0000 0011 = 0000 0110，結(jié)果是 6。按位異或操作在數(shù)據(jù)加密、校驗(yàn)和數(shù)據(jù)交換等場景中應(yīng)用較多
發(fā)表于 11-21 07:52
e203乘除法模塊(e203_exu_alu_muldiv.v)中的back2back和special case信號的含義
alu加法器數(shù)據(jù)通路實(shí)現(xiàn)乘法，已知基4booth編碼的32位有符號數(shù)乘法會(huì)產(chǎn)生部分積一條乘法的計(jì)算需要消耗十七個(gè)周期。
除法則采用加減交替法（即不恢復(fù)余數(shù)除法），除需31周期完成計(jì)算外，還需要兩個(gè)周期
發(fā)表于 10-24 06:37
Verilog實(shí)現(xiàn)使用Booth編碼和Wallace樹的定點(diǎn)補(bǔ)碼乘法器原理
，僅需要將前面的累加的部分積向右移動(dòng)一位。
Booth編碼采用相加和相減的操作計(jì)算補(bǔ)碼數(shù)據(jù)的乘積，可以減少部分積的數(shù)目，用來計(jì)算有符號乘法，提高乘法運(yùn)算的速度。
Booth算法一次看乘
發(fā)表于 10-23 08:01
關(guān)于E203內(nèi)核高性能乘法器優(yōu)化（一）
的產(chǎn)生和部分積的壓縮兩部分，研究乘法器的方法一般是減少部分積的產(chǎn)生個(gè)數(shù)和提高部分積壓縮的速度。
2.1迭代乘法器
迭代乘法器與手算乘法最接近，對于一個(gè)ｎ位寬的乘法運(yùn)算，手算乘法是用ｎ
發(fā)表于 10-23 06:09
RISC-V V擴(kuò)展的指令代碼
執(zhí)行指令，可以更加靈活地進(jìn)行程序控制，提高了程序的可編程性和可擴(kuò)展性。
2.指令代碼格式
VADD 指令
vadd.vv v1, v2, v3
這條指令將向量寄存器v2和v3中的對應(yīng)元素相加，結(jié)果存儲(chǔ)
發(fā)表于 10-21 13:11
RTL8723DS天線引腳焊接問題
RTL8723DS天線引腳焊接問題
新買的wifi模組 天線引腳沒有和旁邊的gnd短接，但是焊接后就短接了，取下來發(fā)現(xiàn)無明顯連錫現(xiàn)象，其他相鄰的引腳都沒有短接。買了兩個(gè)都是這種問題
發(fā)表于 10-08 16:57
0.6 至 3.0 GHz 雙通道 SPST （2xSPST） 并聯(lián)開關(guān)（兩位控制），采用 WLCSP 封裝 skyworksinc
電子發(fā)燒友網(wǎng)為你提供()0.6 至 3.0 GHz 雙通道 SPST （2xSPST） 并聯(lián)開關(guān)（兩位控制），采用 WLCSP 封裝相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊，更有0.6 至 3.0 GHz 雙通道
發(fā)表于 08-04 18:33
如何使用 SPI 全雙工在兩個(gè) 5LP MPU 之間連接 RAM？
我需要將兩個(gè) 5LP MPU 連接在一起以鏡像兩個(gè) 5LP MPU 內(nèi)的 RAM。
我認(rèn)為這將是 DMA 的一個(gè)功能，但我不確定如何實(shí)現(xiàn)該功能。
我的主 SPI 單元將向從屬 MPU 發(fā)送一個(gè)數(shù)據(jù)塊
發(fā)表于 07-15 06:20
Analog Devices Inc. LTC7806兩相同步升壓控制器數(shù)據(jù)手冊
Analog Devices Inc. LTC7806兩相同步升壓控制器是一款高性能、低IQ轉(zhuǎn)換器控制器，可異相驅(qū)動(dòng)兩個(gè)N溝道功率MOSFET級。此系列控制器采用恒定頻率電流模式架構(gòu)，可實(shí)現(xiàn)高達(dá)
評論