隨著PCB板設(shè)計(jì)的發(fā)展，以及頻率的快速增加，除了低頻PCB板的設(shè)計(jì)之外，許多干擾之間的不一致，頻率的增加，PCB板的小型化和成本降低變得更加明顯。

這些干擾變得越來越復(fù)雜。當(dāng)前的研究得出結(jié)論，干擾主要有四種類型：電壓噪聲，傳輸線干擾，耦合和電磁干擾。在本文中，我們分析了高頻電路板的各種干擾問題，并結(jié)合實(shí)踐提出了有效的解決方案。

在電源噪聲的高頻電路中，電源噪聲對于高頻信號特別重要。因此，首先要求電源具有低噪聲。在這里，清潔地面和清潔電力同樣重要，為什么？顯然，電源具有一定的阻抗，并且阻抗分布在整個(gè)電源上，因此噪聲也疊加在電源上。

然后，我們應(yīng)盡可能降低電源的阻抗，因此最好擁有專有的電源層和接地層。在高頻電路設(shè)計(jì)中，電源是分層設(shè)計(jì)的，在大多數(shù)情況下，這比總線形式要好得多，因此環(huán)路始終可以以最小的阻抗跟隨路徑。

此外，電源板必須為PCB上所有生成和接收的信號提供一個(gè)信號環(huán)路，從而最大程度地減少了信號環(huán)路并降低了噪聲，而這通常是低頻電路設(shè)計(jì)人員所忽略的。

電源特性

在PCB設(shè)計(jì)中有幾種消除電源噪聲的方法。

注意板上的通孔：該通孔必須蝕刻電源層上的開口，以留出空間供通孔通過。如果電源層太大，將影響信號環(huán)路，信號將被迫旁路，環(huán)路面積將增加，噪聲也會增加。同時(shí)，如果一些信號線集中在開口附近，共享該環(huán)路，則公共阻抗將引起串?dāng)_。

電纜需要足夠的接地：每個(gè)信號都需要其自己專有的信號環(huán)路，并且信號和環(huán)路的環(huán)路面積應(yīng)盡可能小，即信號與環(huán)路平行。

模擬和數(shù)字電源應(yīng)分開放置：高頻設(shè)備通常對數(shù)字噪聲非常敏感，因此應(yīng)將兩者分開并在電源入口處連接在一起。如果信號同時(shí)經(jīng)過模擬和數(shù)字交叉，則可能在信號交叉處。放置一個(gè)環(huán)以減小環(huán)面積。

將電源線放在信號線的側(cè)面

傳輸線在PCB中只有兩種傳輸線：帶狀線和微波線。傳輸線的最大問題是反射。反射會引起很多問題。例如，負(fù)載信號將是原始信號和回聲信號的疊加，并且信號分析將增加。困難; 反射會引起回波損耗（回波損耗），其對信號的影響與加性噪聲干擾的影響一樣嚴(yán)重：

反射回信號源的信號會增加系統(tǒng)噪聲，從而使接收機(jī)更難以噪聲，并且信號被分離；任何反射信號都會從根本上降低信號質(zhì)量，從而改變輸入信號的形狀。原則上，解決方案主要是阻抗匹配（例如，互連阻抗應(yīng)與系統(tǒng)的阻抗匹配），但是有時(shí)阻抗的計(jì)算很麻煩。

消除傳輸線干擾的方法：不要使用樁線。因?yàn)槿魏螛毒€都是噪聲源。如果樁線較短，則可以在傳輸線的末端終止。如果樁線較長，則以主傳輸線為源，會引起較大的反射，這使問題變得復(fù)雜，不建議使用。

耦合：

通用阻抗耦合：這是一個(gè)通用耦合通道。也就是說，干擾源和故障設(shè)備通常共享特定的導(dǎo)體（環(huán)路電壓，總線，公共接地等）。場共模耦合在由噪聲電路和共參考平面形成的環(huán)路中產(chǎn)生共模電壓。

如果磁場為主導(dǎo)，則在串聯(lián)回路中產(chǎn)生的共模電壓值為Vcm =-（ΔB/Δt）*面積（其中ΔB=磁感應(yīng)變化量）。如果是電磁場，則是已知的。它的電場值，它的感應(yīng)電壓：Vcm =（L * h * F * E）/ 48，該公式適用于L（m）= 150MHz或更低，超出此限制，可以計(jì)算出最大感應(yīng)電壓簡化為：Vcm = 2 * h * E。

差模場耦合：意味著直接輻射被電路板及其電路上的線對或引線接收。如果盡可能靠近兩條電線。這種耦合大大減少了，因此兩條線可以絞在一起以減少干擾。

線對線耦合允許任何線等于并聯(lián)電路之間的不希望耦合，這會嚴(yán)重?fù)p害系統(tǒng)性能。它的類型可以分為電容性串?dāng)_和電感性串?dāng)_。

前者是因?yàn)榫€路之間的寄生電容會導(dǎo)致噪聲源上的噪聲通過注入電流耦合到噪聲接收線路。后者可以被認(rèn)為是不需要的寄生變壓器的初級和次級之間的信號耦合。

感應(yīng)串?dāng)_的大小取決于兩個(gè)環(huán)路的接近程度和環(huán)路面積的大小，以及受影響負(fù)載的阻抗。

電源線耦合：當(dāng)交流或直流電源線受到電磁干擾時(shí)，電源線會將這些干擾傳輸?shù)狡渌O(shè)備。有幾種消除PCB設(shè)計(jì)中串?dāng)_的方法：兩種串?dāng)_的大小都隨負(fù)載阻抗的增加而增加，因此對由串?dāng)_引起的干擾敏感的信號線應(yīng)正確傳輸。

盡可能增加信號線之間的距離可以有效減少電容串?dāng)_。執(zhí)行接地層管理，并在布線之間進(jìn)行間距（例如，將活動信號線和接地線隔離開，尤其是在狀態(tài)跳變且接地距離進(jìn)一步增大的信號線之間），并且將引線電感設(shè)為減少。

在相鄰信號線之間插入接地線還可以有效地減少電容性串?dāng)_，電容性串?dāng)_需要每1/4個(gè)波長進(jìn)入接地平面。

對于感應(yīng)串?dāng)_，應(yīng)將環(huán)路面積最小化，并盡可能消除環(huán)路面積。避免信號共享回路。專注于信號完整性：設(shè)計(jì)人員需要在焊接過程中實(shí)現(xiàn)端接，以解決信號完整性問題。

使用這種方法的設(shè)計(jì)人員可以專注于屏蔽銅箔的微帶長度，以實(shí)現(xiàn)良好的信號完整性。對于在通信結(jié)構(gòu)中使用密集連接器的系統(tǒng)，設(shè)計(jì)人員可以使用單個(gè)PCB端接。

電磁干擾隨著速度的提高，EMI將變得越來越嚴(yán)重，并在許多方面表現(xiàn)出來（例如互連處的電磁干擾）。高速設(shè)備對此特別敏感，因此它將接收高速錯誤信號。低速設(shè)備會忽略此類錯誤信號。

有幾種消除PCB設(shè)計(jì)中電磁干擾的方法：

減少環(huán)路：每個(gè)環(huán)路等效于一個(gè)天線，因此我們需要最小化環(huán)路的數(shù)量，環(huán)路的面積以及環(huán)路的天線效應(yīng)。確保信號在任意兩點(diǎn)只有一條環(huán)路，避免人為環(huán)路，并盡可能使用電源平面。

濾波：可以在電源線和信號線上使用濾波以降低EMI。有三種方法：去耦電容器，EMI濾波器和磁性元件。EMI濾波器如圖所示。

由于問題的長度以及有關(guān)屏蔽問題的許多文章，我們將不具體描述盡可能減少高頻設(shè)備的速度。增加PCB板的介電常數(shù)可以防止靠近板的傳輸線的高頻部分向外輻射。

增加PCB板的厚度并最小化微帶線的厚度可以防止電磁線的溢出并還可以防止輻射。

在討論中，我們可以總結(jié)出，在高頻PCB設(shè)計(jì)中，我們應(yīng)遵循以下原則：電源和地的統(tǒng)一，穩(wěn)定。仔細(xì)的布線和適當(dāng)?shù)亩私涌上瓷?。仔?xì)考慮布線和適當(dāng)?shù)亩私涌蓽p少電容性和電感性串?dāng)_。為了滿足EMC要求，需要抑制噪聲。