在半導(dǎo)體市場(chǎng)上，現(xiàn)場(chǎng)可編程門陣列一直是另一類動(dòng)物。盡管FPGA只是從可以模擬其他硬件并因此運(yùn)行軟件的一系列邏輯門演變而來(lái)，但FPGA遵循了自己的發(fā)展路徑，同時(shí)利用了為通用CPU和定制ASIC開(kāi)發(fā)的其他技術(shù)。

我們將在1月22日在圣何塞玻璃屋的The Next FPGA Platform活動(dòng)中與Achronix產(chǎn)品計(jì)劃和業(yè)務(wù)開(kāi)發(fā)副總裁Manoj Roge聊天時(shí)，這將是對(duì)話的主題之一。（您可以注冊(cè)在這個(gè)環(huán)節(jié)的事件，我們希望看到你在那里。）Achronix公司，成立于2004年，是一個(gè)相對(duì)較新的FPGA市場(chǎng)正在開(kāi)始獲得針對(duì)其更大的競(jìng)爭(zhēng)對(duì)手一定的牽引力。

對(duì)于主要的FPGA制造商的產(chǎn)品和策略，Roge并不陌生。從1990年代中期到2000年代中期，Roge曾擔(dān)任賽普拉斯半導(dǎo)體公司的產(chǎn)品線經(jīng)理，負(fù)責(zé)許多不同的產(chǎn)品線和不同的管理角色。2005年，Roge擔(dān)任Altera產(chǎn)品計(jì)劃高級(jí)經(jīng)理，將公司的65納米和40納米產(chǎn)品推向市場(chǎng)。（這是在Achronix成立之后。）五年后，Roge成為Xilinx的產(chǎn)品規(guī)劃總監(jiān)，推動(dòng)了該公司的路線圖和生態(tài)系統(tǒng)；四年后，他擔(dān)任了數(shù)據(jù)中心和通信產(chǎn)品線的規(guī)劃和營(yíng)銷工作總監(jiān)。 2017年夏天，Roge接任了Achronix的當(dāng)前工作，為另一家FPGA制造商制定了戰(zhàn)略和路線圖。

這種經(jīng)歷給他帶來(lái)了獨(dú)特的見(jiàn)解，Roge告訴The Next Platform： “有這么多激動(dòng)之所以有幾個(gè)原因?！?“首要原因是數(shù)據(jù)中心中的所有關(guān)鍵工作負(fù)載都在快速變化，而諸如機(jī)器學(xué)習(xí)之類的新工作負(fù)載已經(jīng)成熟。每個(gè)人都在尋找降低功耗和提高成本效率的數(shù)量級(jí)。您只是無(wú)法通過(guò)部署越來(lái)越多的CPU來(lái)擴(kuò)展數(shù)據(jù)中心，并且，我認(rèn)為，目前行業(yè)中普遍同意您需要使用異構(gòu)加速器。FPGA是一種選擇，部署FPGA以便將來(lái)驗(yàn)證數(shù)據(jù)中心有很多好處?！?/span>

這種可延展性–我們已經(jīng)聽(tīng)到很多人將FPGA稱為“動(dòng)態(tài)ASIC”，而我們稱其為“動(dòng)態(tài)虛擬ASIC”，因?yàn)樗鼈兺ǔ４韼в锌删幊烫摂M指令集的虛擬CPU。當(dāng)然是FPGA的關(guān)鍵特性之一。每當(dāng)您的工作負(fù)載快速變化（但不是很快）并且需要低延遲和并行計(jì)算時(shí)，就必須考慮使用FPGA。

Roge看待它的方式，已經(jīng)經(jīng)歷了三個(gè)FPGA時(shí)代，而我們?nèi)蕴幱诘谌齻€(gè)時(shí)代，直到幾年前才問(wèn)世。

Roge解釋說(shuō)：“ FPGA 1.0階段涉及膠合邏輯，從1980年代一直持續(xù)到1990年代中期。” “這個(gè)時(shí)代包括低端CPLD和PLD設(shè)備，客戶將其用于某種膠合邏輯，某種可編程的I / O，并大致代表了一個(gè)10億至20億美元的可尋址市場(chǎng)。從1990年代中期到2017年左右是FPGA 2.0時(shí)代，我們稱之為連通性浪潮，當(dāng)時(shí)使用FPGA來(lái)實(shí)現(xiàn)用于網(wǎng)絡(luò)或存儲(chǔ)器的接口。以太網(wǎng)或DDR存儲(chǔ)器種類繁多，隨著FPGA密度和性能的提高，它們被用于某些復(fù)雜的功能，而不僅僅是膠粘邏輯。這將TAM擴(kuò)大到大約50億美元?！?/p>

根據(jù)您的估算方式，主要的FPGA供應(yīng)商– Xilinx，Altera / Intel，Lattice Semiconductor和Achronix –的銷售額約為65億美元，他們當(dāng)然會(huì)追求更大的TAM。到底是多少爭(zhēng)論的話題，這是我們舉辦一場(chǎng)以FPGA為中心的活動(dòng)的原因之一。

“從2017年左右開(kāi)始，我們進(jìn)入了FPGA 3.0時(shí)代，這全都涉及數(shù)據(jù)加速。現(xiàn)在，F(xiàn)PGA不僅用于某種膠合邏輯或原型設(shè)計(jì)，而且正獨(dú)立地成為計(jì)算引擎，它們也被大量部署在Microsoft Azure和Amazon Web Services的數(shù)據(jù)中心內(nèi)部?！?Roge說(shuō)，F(xiàn)PGA的TAM保守地估計(jì)在100億美元左右，可能是其兩倍或三倍。

現(xiàn)在的問(wèn)題是如何將TAM變成現(xiàn)實(shí)。這需要硬件和軟件工程。

“無(wú)論您是構(gòu)建HPC集群之類的系統(tǒng)還是用于超大規(guī)模數(shù)據(jù)中心的分析，所有這些都?xì)w結(jié)為以下三個(gè)要素：高效的計(jì)算，內(nèi)存層次結(jié)構(gòu)和帶寬以及有效的數(shù)據(jù)傳輸。我們已經(jīng)仔細(xì)研究了如何優(yōu)化這些內(nèi)容。我們正在使用臺(tái)積電的7納米工藝，因此我們將從中受益，并與Xilinx保持公平競(jìng)爭(zhēng)。英特爾目前的Agilex FPGA大約為10納米，大致相同。但是我們的差異在于體系結(jié)構(gòu)和我們選擇的一些功能。我們決定專注于一些工作負(fù)載，并且我們想盡最大的努力來(lái)提供每瓦每美元的性能。我們確實(shí)仔細(xì)考慮了其中的一些方面，使架構(gòu)師更容易與Xilinx或Intel接洽。我們不關(guān)心直接的功能比較-邏輯元素，DSP模塊，存儲(chǔ)模塊等。Teraops是一個(gè)營(yíng)銷編號(hào)，它的確沒(méi)有任何意義。重要的是如何加速整個(gè)應(yīng)用程序。而且，由于您擁有合適的內(nèi)存帶寬和高效的機(jī)器學(xué)習(xí)計(jì)算能力，例如，我們可以為圖像識(shí)別提供良好的端到端應(yīng)用程序性能?！?/p>

我們可以說(shuō)，內(nèi)存帶寬，I / O帶寬和teraops（或teraflops）是任何設(shè)備的賭注，而您對(duì)它們的處理方式（在硬件和軟件的獨(dú)特組合中）才是最重要的。換句話說(shuō)，我們認(rèn)為FPGA將在數(shù)據(jù)中心找到一個(gè)持久但不斷變化的家。
責(zé)任編輯:tzh