日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FIR IP的介紹及仿真

電子設(shè)計(jì) ? 來源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2020-10-30 12:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Xilinx FIR IP的介紹與仿真

1 xilinx fir ip 簡介

1)符合 AXI4-Stream 的接口

2)高性能有限脈沖響應(yīng)(FIR),多相抽取器,多相內(nèi)插器,半帶,半帶抽取器和半帶內(nèi)插器,希爾伯特變換和內(nèi)插濾波器實(shí)現(xiàn)

3)最多支持 256 組系數(shù),處理一組以上時(shí),每組 2 至 2048 個(gè)系數(shù)。

4)輸入數(shù)據(jù)高達(dá) 49 位精度

5)濾波器系數(shù)高達(dá) 49 位精度

6)支持多達(dá) 1024 個(gè)交錯(cuò)數(shù)據(jù)通道

7)支持高級交錯(cuò)數(shù)據(jù)通道序列

8)通過共享控制邏輯支持多個(gè)并行數(shù)據(jù)通道

9)插值和抽取因子通常最多為 64,單通道濾波器的最大為 1024

10)支持大于時(shí)鐘頻率的采樣頻率

11)在線系數(shù)重裝能力

12)用戶可選的輸出舍入

13)高效的多列結(jié)構(gòu),適用于所有過濾器的實(shí)現(xiàn)和優(yōu)化

Fir 公式

常規(guī)抽頭延遲線 FIR 濾波器表示

2設(shè)計(jì)驗(yàn)證思路

混頻模塊內(nèi)部包含兩個(gè) dds 模塊,一個(gè)產(chǎn)生 2khz sine 波,一個(gè)產(chǎn)生 3khz sine 波,然后相乘得到 1khz+6khz 的混頻,然后使用 xilinx FIR IP 設(shè)計(jì)一個(gè)低通濾波器濾掉 6khz,最后只剩 1khz。

3 matlab fdatool 設(shè)計(jì)低通濾波器

1)打開 fdatool

2)低通濾波器設(shè)計(jì)

Fs=44100;

Fpass =3000;

Fstop =5000;

Apass = 1;

Astop =120;

3系數(shù)量化

4)matlab 導(dǎo)出.coe

4 xilinx FIR IP的設(shè)置與仿真

左側(cè)包含 IP Symbol、Freq.Response、Implementation Details 和 CoefficientReload。右側(cè)包括 Filter Options、Channel Specification、Implementation、Detailed Implementation、Interface 和 Summary.

1)Filter Options

(1)系數(shù)源(Coefficient Source):直接在 GUI 中使用系數(shù)矢量參數(shù)或使用由 CoefficientFile 參數(shù)指定的 .coe 文件,指定要使用的系數(shù)輸入。

(2)系數(shù)向量(Coefficient Vector ):用于直接在 GUI 中指定濾波器系數(shù)。過濾器系數(shù)使用逗號分隔列表以十進(jìn)制形式指定,與過濾器系數(shù)數(shù)據(jù)文件中的 coefdata 字段相同。與 .coe 文件一樣,可以使用 FIR 編譯器根據(jù)您的要求適當(dāng)量化的非整數(shù)實(shí)數(shù)來指定濾波器系數(shù)。

(3)濾波器類型(Filter Typ ):支持五種濾波器類型:單速率 FIR,插值 FIR,抽取 FIR,希爾伯特變換和插值 FIR。

2)Channel Specification

(1)選擇格式(Select format ):選擇用于指定硬件過采樣率,內(nèi)核可用于處理輸入采樣并生成輸出的時(shí)鐘周期數(shù)的格式。該值直接影響核心實(shí)現(xiàn)和所使用資源的并行度。選擇“頻率規(guī)格”后,可以指定“輸入采樣頻率”和“時(shí)鐘頻率”。這些值之間的比率以及其他核心參數(shù)決定了硬件過采樣率。

選擇“輸入采樣周期”時(shí),可以指定輸入采樣之間的時(shí)鐘周期數(shù)。同樣,選 擇“輸出采樣周期”時(shí),可以指定輸出采樣之間的時(shí)鐘周期數(shù)。

(2)采樣周期(Sample Period ):輸入或輸出采樣之間的時(shí)鐘周期數(shù)。當(dāng)指定了多個(gè)通道時(shí),該值應(yīng)該是時(shí)分多路復(fù)用輸入樣本數(shù)據(jù)流之間時(shí)鐘周期的整數(shù)??梢允褂梅?jǐn)?shù)采樣周期來指定大于時(shí)鐘頻率的采樣頻率 .

(3)輸入采樣頻率(Input Sampling Frequency ):該字段可以是整數(shù)或?qū)崝?shù)值;它指定一個(gè)通道的采樣頻率。根據(jù)時(shí)鐘頻率和濾波器參數(shù)(例如插值率和通道數(shù))設(shè)置上限。

(4)時(shí)鐘頻率(Clock Frequency ):此字段可以是整數(shù)或?qū)崝?shù)值。限制是根據(jù)采樣頻率,內(nèi)插率和通道數(shù)設(shè)置的。該領(lǐng)域僅影響體系結(jié)構(gòu)選擇。最終的實(shí)現(xiàn)可能無法達(dá)到指定的時(shí)鐘速率。

3) Implementation

(1)系數(shù)類型(Coefficient Type ):系數(shù)數(shù)據(jù)可以指定為有符號或無符號。

(2)輸入數(shù)據(jù)小數(shù)位(Input Data Fractional Bits ):用于表示過濾器輸入數(shù)據(jù)樣本的小數(shù)部分的輸入數(shù)據(jù)寬度位數(shù)。該字段僅供參考。它與系數(shù)小數(shù)位一起使用,以計(jì)算濾波器的輸出小數(shù)位值。此參數(shù)在 IP 集成器中自動設(shè)置,但也可以被覆蓋。

(3)輸出舍入模式(Output Rounding Mode ):指定要應(yīng)用于過濾器輸出的舍入類型。

(4)輸出小數(shù)位(Output Fractional Bits ):此字段報(bào)告用于表示濾波器輸出樣本小數(shù)部分的輸出寬度位數(shù)

4) Interface

5) Freq.Response

將混頻信號和經(jīng)過 xilinx FIR IP濾波后信號寫出 matlab 觀察時(shí)域和頻域 .

1混頻信號

濾波前的 1khz+6khz 的混頻信號。

2濾波后

如上所示,經(jīng)過濾波后 6khz 完全被濾除,只剩下 1khz 信號。仿真驗(yàn)證成功。


審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FIR
    FIR
    +關(guān)注

    關(guān)注

    4

    文章

    152

    瀏覽量

    35689
  • 仿真
    +關(guān)注

    關(guān)注

    55

    文章

    4539

    瀏覽量

    138700
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于Xilinx K7 325t的千兆網(wǎng)UDP協(xié)議實(shí)現(xiàn)小記

    基于xilinx k7 325t實(shí)現(xiàn)的千兆網(wǎng)udp協(xié)議,只需要設(shè)置好IP,端口,就可以直接給數(shù)據(jù),基本等同于透傳,可以不用管底層協(xié)議。
    的頭像 發(fā)表于 04-27 15:04 ?116次閱讀
    基于<b class='flag-5'>Xilinx</b> K7 325t的千兆網(wǎng)UDP協(xié)議實(shí)現(xiàn)小記

    海外靜態(tài)IP和海外動態(tài)IP有哪些區(qū)別?怎么選擇?

    這個(gè)問題其實(shí)對于需要做跨境、電商、社媒運(yùn)營的人問的比較多,所以本篇內(nèi)容為大家來詳細(xì)介紹下,具體如下: 一、什么是靜態(tài)IP、動態(tài)IP? 1、靜態(tài)IP(Static
    的頭像 發(fā)表于 04-13 12:36 ?128次閱讀
    海外靜態(tài)<b class='flag-5'>IP</b>和海外動態(tài)<b class='flag-5'>IP</b>有哪些區(qū)別?怎么選擇?

    Xilinx FPGA輸入延遲原語介紹

    在高速接口設(shè)計(jì)中,時(shí)序收斂往往是工程師面臨的最大“噩夢”。當(dāng)數(shù)據(jù)傳輸速率突破 800Mbps 時(shí),微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列(IDELAYE2)與 UltraScale 系列(IDELAYE3)的底層原理,帶你徹底攻克輸入延遲校準(zhǔn)難題。
    的頭像 發(fā)表于 03-11 09:29 ?2316次閱讀
    <b class='flag-5'>Xilinx</b> FPGA輸入延遲原語<b class='flag-5'>介紹</b>

    SOME/IP 節(jié)點(diǎn)仿真測試方案推薦:智能車載網(wǎng)絡(luò)驗(yàn)證的關(guān)鍵支撐

    協(xié)同、傳感器數(shù)據(jù)交互的關(guān)鍵技術(shù)。在智能汽車研發(fā)過程中,SOME/IP 節(jié)點(diǎn)仿真測試直接決定了車載網(wǎng)絡(luò)的穩(wěn)定性、兼容性與可靠性,選擇一套成熟、高效的測試方案,是整車廠與 Tier1 供應(yīng)商規(guī)避研發(fā)風(fēng)險(xiǎn)
    的頭像 發(fā)表于 02-05 11:52 ?273次閱讀

    一文詳解SystemC仿真庫的編譯

    AMD Vivado 設(shè)計(jì)套件以文件和庫的形式提供仿真模型。仿真庫包含器件和 IP 的行為和時(shí)序模型。編譯后的庫可供多個(gè)設(shè)計(jì)項(xiàng)目使用。用戶必須在設(shè)計(jì)仿真之前通過名為 compile_s
    的頭像 發(fā)表于 12-12 15:08 ?5095次閱讀
    一文詳解SystemC<b class='flag-5'>仿真</b>庫的編譯

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計(jì)。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計(jì)中關(guān)鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢和應(yīng)用場景
    的頭像 發(fā)表于 11-14 15:02 ?2827次閱讀
    <b class='flag-5'>Xilinx</b> FPGA串行通信協(xié)議<b class='flag-5'>介紹</b>

    【產(chǎn)品介紹】Modelsim:HDL語言仿真軟件

    仿真技術(shù),編譯仿真速度快,編譯的代碼與平臺無關(guān),便于保護(hù)IP核,個(gè)性化的圖形界面和用戶接口,為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段,是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。
    的頭像 發(fā)表于 11-13 11:41 ?711次閱讀
    【產(chǎn)品<b class='flag-5'>介紹</b>】Modelsim:HDL語言<b class='flag-5'>仿真</b>軟件

    小白也能輕松上手!一招解決IP被封殺難題

    —— fir-proxy 。這款開源高可用代理池能在多個(gè)IP中智能自動輪換新IP,大幅降低手動操作時(shí)間,讓你專注于攻擊策略,提升演練得分效率。(該項(xiàng)目一個(gè)星期的時(shí)間就已經(jīng)有三位數(shù)的star,可見質(zhì)量之高。) 文件下載后,項(xiàng)目需由
    的頭像 發(fā)表于 09-02 10:38 ?764次閱讀
    小白也能輕松上手!一招解決<b class='flag-5'>IP</b>被封殺難題

    vivado仿真時(shí)GSR信號的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1617次閱讀
    vivado<b class='flag-5'>仿真</b>時(shí)GSR信號的影響

    智多晶SerDes 2.0 IP介紹

    為了滿足用戶對SerDes日益增漲和多樣化的要求。智多晶SerDes IP推出了2.0版本的升級,本次升級相比1.0版本主要帶來了以下的變化。
    的頭像 發(fā)表于 08-16 15:32 ?1668次閱讀
    智多晶SerDes 2.0 <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5359次閱讀

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?1153次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC平臺的高速AD/DA案例分享

    IP6825+IP5306充電寶:重新定義便攜電源的無線充電體驗(yàn)

    本文主要介紹了兩種充電寶方案:IP6825和IP5306。IP6825是創(chuàng)新解決方案,通過高效充放電和磁吸無線充電將充電寶的便捷性和功能性提升。IP
    的頭像 發(fā)表于 05-19 08:56 ?1804次閱讀
    <b class='flag-5'>IP6825+IP</b>5306充電寶:重新定義便攜電源的無線充電體驗(yàn)

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核,用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器(Shift Register)。該
    的頭像 發(fā)表于 05-14 09:36 ?1304次閱讀

    基于 FPGA 的任意波形發(fā)生器+低通濾波器系統(tǒng)設(shè)計(jì)

    主瓣窄,旁瓣峰值小的窗函數(shù)。設(shè)置好以后將FIR濾波器系數(shù)導(dǎo)出,將生成好coe文件導(dǎo)入Vivado中FIR IP核中。撰寫TestBench文件進(jìn)行波形仿真。 方法二利用DDS 生成一個(gè)
    發(fā)表于 05-07 15:34
    密云县| 平乡县| 得荣县| 丰原市| 兰考县| 成安县| 洪洞县| 湟源县| 三穗县| 临邑县| 和林格尔县| 洪江市| 丹凤县| 潞城市| 揭阳市| 左云县| 大连市| 土默特右旗| 德化县| 大化| 新昌县| 枣强县| 城市| 聂拉木县| 鄂州市| 长沙县| 福鼎市| 怀集县| 广水市| 德昌县| 腾冲县| 故城县| 卢氏县| 北票市| 英德市| 紫金县| 休宁县| 肥东县| 水城县| 三明市| 鞍山市|