日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ASIC設(shè)計(jì)何時(shí)停止驗(yàn)證 FPGA和ASIC之間的驗(yàn)證差異分析

454398 ? 來源:賢集網(wǎng) ? 作者:賢集網(wǎng) ? 2021-02-27 11:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

根據(jù)威爾遜研究集團(tuán)和西門子EDA的數(shù)據(jù),即使在EDA工具的研發(fā)上花費(fèi)了數(shù)十億美元,在驗(yàn)證人工上又花費(fèi)了數(shù)百億美元,但只有30%到50%的ASIC設(shè)計(jì)是第一次正確的。

即便如此,這些設(shè)計(jì)仍然有bug。只是它們的災(zāi)難性還不足以導(dǎo)致重新旋轉(zhuǎn)。這意味著需要更高效的驗(yàn)證。在此之前,驗(yàn)證團(tuán)隊(duì)繼續(xù)用各種方式的刺激來挑戰(zhàn)設(shè)計(jì)。但并沒有一個(gè)確切的科學(xué)方法來表明何時(shí)停止驗(yàn)證。

重旋在很多層面上都會(huì)造成痛苦。在28納米上的重旋可能會(huì)增加50萬美元的新掩模成本,而在較小幾何尺寸上的重旋可能會(huì)花費(fèi)100萬美元。還有就是失去目標(biāo)市場的問題。如果一家芯片制造商服務(wù)的是一個(gè)價(jià)值數(shù)十億美元的市場,而在一個(gè)只有24個(gè)月的產(chǎn)品生命周期中卻晚了3個(gè)月,損失的收入可能是毀滅性的。但何時(shí)停止并不總是顯而易見的。

“要想讓驗(yàn)證被認(rèn)為是完整的,首先必須對驗(yàn)證覆蓋率有一個(gè)堅(jiān)實(shí)的理解,”O(jiān)neSpin Solutions公司設(shè)計(jì)驗(yàn)證解決方案產(chǎn)品經(jīng)理Nicolae Tusinschi說?!叭绻恢莉?yàn)證中是否或在哪里存在差距,就很難達(dá)到IC完整性標(biāo)準(zhǔn),也就是確保設(shè)計(jì)按預(yù)期操作,是安全、可信和可靠的。如果沒有精確的覆蓋率分析,你就無法放心地達(dá)到簽收。需要的是快速、精確地衡量進(jìn)度和覆蓋率的提高。”

根據(jù)開發(fā)人員在生態(tài)系統(tǒng)中的位置,驗(yàn)證任務(wù)因不同程度的挑戰(zhàn)而變得更加復(fù)雜?!叭绻闶且患以O(shè)計(jì)硅片、封裝、電路板、系統(tǒng)和軟件的系統(tǒng)公司,你實(shí)際上可以奢侈地完全控制,”Cadence的產(chǎn)品營銷總監(jiān)Michael Young說?!暗窍胂笠幌拢闶遣┩ü镜目蛻?,或者你正在設(shè)計(jì)某款芯片,該芯片裝在插入計(jì)算機(jī)主板的PCIe卡中。要了解系統(tǒng)方案是非常困難的。為了降低風(fēng)險(xiǎn),以及重新旋轉(zhuǎn)的成本,以及發(fā)現(xiàn)客戶的bug,左移的概念已經(jīng)開始發(fā)揮作用。所有過去在硬件層面做的活動(dòng)都被轉(zhuǎn)移到硬件/軟件中。而這種硬件/軟件的開發(fā)是在SoC層面進(jìn)行的,SoC的開發(fā)也在盡可能早的進(jìn)行。這里的挑戰(zhàn)是,仿真器并沒有像過去那樣提供同樣的速度提升,所以很多人都在左移仿真或原型系統(tǒng)來做額外的工作,并將更多的工作量轉(zhuǎn)移到驗(yàn)證上?!?/p>

這需要對需要驗(yàn)證的內(nèi)容有一個(gè)清晰的認(rèn)識(shí)。“你只能定義和驗(yàn)證你能指定的東西,”Young說?!澳悴荒苤付ǖ臇|西是會(huì)殺死你的東西。一旦你開始規(guī)范,如果你做得不對--或者你的設(shè)備必須生活在一個(gè)不受你控制的外國環(huán)境中--你的風(fēng)險(xiǎn)就會(huì)高很多。”

圖1:以系統(tǒng)為中心的SoC視圖。來源:Cadence

什么時(shí)候能完成?

那么,在驗(yàn)證一個(gè)芯片或一個(gè)子系統(tǒng)或一個(gè)封裝時(shí),“完成 ”究竟意味著什么?

“如今,采用功能和代碼覆蓋是必須的--你必須擁有它,而且你必須投資于它,”Vtool的CEO Hagai Arbel說?!霸絹碓蕉嗟墓径荚谶@樣做,并且相當(dāng)嚴(yán)格地遵循它,然而第一次正確的芯片的比例卻在下降。如果你檢查那些有bug或bug嚴(yán)重到需要重新打磨的芯片,他們遵循了驗(yàn)證中‘完成’的最先進(jìn)定義,即功能覆蓋率和代碼覆蓋率100%。你會(huì)看到不少這樣的情況。這意味著它沒有幫助?!?/p>

Arbel說,事實(shí)上,即使在功能覆蓋率達(dá)到100%,代碼覆蓋率達(dá)到100%之后,高技能的驗(yàn)證工程師也會(huì)發(fā)現(xiàn)關(guān)鍵的bug?!八麄兪侨绾伟l(fā)現(xiàn)它們的?他們怎么知道100%的覆蓋率它是不夠的?每個(gè)優(yōu)秀的驗(yàn)證工程師都會(huì)產(chǎn)生這樣的預(yù)感:‘它說是覆蓋了,但我不放心。我覺得有些東西不對勁’。真正優(yōu)秀的驗(yàn)證工程師對此有某種第六感。他們就是知道。而如果你是一個(gè)非常優(yōu)秀的驗(yàn)證經(jīng)理,你就會(huì)對別人的驗(yàn)證產(chǎn)生這種感覺。如果你回顧一下覆蓋面,我不是說它不重要。但是還不能確定,甚至還不能接近。除了代碼覆蓋率和功能覆蓋率之外,還應(yīng)該考慮其他指標(biāo),比如驗(yàn)證工作的質(zhì)量。不過,你做這些事情能有多安全呢?有些公司確實(shí)在努力解決這個(gè)問題。有些公司已經(jīng)設(shè)法制定了更好的流程和內(nèi)部流程,但作為EDA行業(yè),我們甚至還沒有提供一個(gè)足夠好的解決方案。這里面有巨大的機(jī)會(huì),我們要努力把記錄信息和做出結(jié)論的方法正式化。”

歸結(jié)到本質(zhì),驗(yàn)證是一項(xiàng)風(fēng)險(xiǎn)管理工作?!叭绻憧纯?a target="_blank">FPGA和ASIC之間的差異,以及他們對待驗(yàn)證的方式,從風(fēng)險(xiǎn)管理的角度來看,你開始明白為什么他們對待事情的方式不同,”西門子EDA的IC驗(yàn)證解決方案營銷總監(jiān)Neil Hand說。“在FPGA中,他們承擔(dān)更多的風(fēng)險(xiǎn),因?yàn)樗麄兛梢栽谑潞笮迯?fù)它,而在ASIC中,你不能。因此,如果你開始把驗(yàn)證看成是一項(xiàng)風(fēng)險(xiǎn)管理工作,它就不再是一個(gè)何時(shí)完成的問題,因?yàn)槟阌肋h(yuǎn)不可能完成。那么問題就變成了,”我什么時(shí)候達(dá)到了我的風(fēng)險(xiǎn)承受能力?什么時(shí)候我已經(jīng)到了我覺得可以放心地簽下這個(gè)設(shè)計(jì)的地步?“

可以幫助的是擁有數(shù)據(jù)和工具來更快地完成覆蓋。”你有覆蓋率,這是今天很多人衡量風(fēng)險(xiǎn)的方式,但覆蓋率不是全部,“Hand說。”你可能有覆蓋面的漏洞。你可能沒有定義覆蓋范圍??赡苡泻芏嗖罹唷5绻幸惶啄愣x的指標(biāo),你可以根據(jù)這些指標(biāo)進(jìn)行衡量。另外,可以利用工具和技術(shù)來確定這些指標(biāo)是否良好。你可以有一個(gè)覆蓋方法論,你已經(jīng)定義了1000個(gè)覆蓋點(diǎn)。你擊中了這1000個(gè)覆蓋點(diǎn),但這1000個(gè)覆蓋點(diǎn)只擊中了你設(shè)計(jì)的10%。那么你的風(fēng)險(xiǎn)暴露是什么?“

這些都是必須要解決的問題。但這并不是那么簡單。定義風(fēng)險(xiǎn)邊界是一個(gè)移動(dòng)的目標(biāo),因?yàn)樗Q于設(shè)計(jì),以及該設(shè)計(jì)在系統(tǒng)內(nèi)的背景和與其他系統(tǒng)的交互。

”有一個(gè)權(quán)衡,但對于每個(gè)芯片來說,它是不同的,“他說?!笨山邮艿娘L(fēng)險(xiǎn)對于每個(gè)設(shè)計(jì)都會(huì)不同。你要做的是給工具,不管是通過驗(yàn)證管理、需求管理、覆蓋率可追溯性,還是通過機(jī)器學(xué)習(xí),了解你看了什么與沒看什么。當(dāng)我們在某一個(gè)領(lǐng)域看的時(shí)候,我們往往會(huì)變得盲目。我們沒有看到右肩上那個(gè)準(zhǔn)備撲過來的怪物。我們可以利用機(jī)器學(xué)習(xí)技術(shù)來識(shí)別你做的都是正確的事情,但那個(gè)怪物還在那里?!?/p>

這在異構(gòu)系統(tǒng)中尤其如此,隨著摩爾定律的耗盡,異構(gòu)系統(tǒng)越來越常見。這迫使設(shè)計(jì)團(tuán)隊(duì)使用新的架構(gòu)作為各種應(yīng)用和市場的差異化因素。這既為定制加速器打開了大門,也推動(dòng)了RISC-V的部分發(fā)展勢頭。但這也使設(shè)計(jì)變得更加復(fù)雜,更難驗(yàn)證。

”我們在使用開源內(nèi)核的設(shè)計(jì)中看到了這一點(diǎn),其中有我們以前從未見過的新的角落案例,“Aldec的營銷總監(jiān)Louie de Luna說?!彬?yàn)證也是如此。我們看到了新的UVM用例,我們也發(fā)現(xiàn)了很多錯(cuò)誤。“

De Luna指出,這也推動(dòng)了很多相關(guān)的活動(dòng),比如虛擬建模和多核調(diào)試。實(shí)際上,工程師們正在利用一切可以利用的東西來應(yīng)對不斷上升的復(fù)雜性。

不像聽起來那么簡單

雖然這其中的大部分都取決于設(shè)計(jì)和用例,但也有越來越多的共識(shí),即驗(yàn)證需要是一個(gè)連續(xù)的過程,而不僅僅是設(shè)計(jì)流程中的一個(gè)單一步驟。

”這個(gè)問題的一個(gè)非常簡單的答案是,‘當(dāng)你證明設(shè)計(jì)沒有任何缺陷時(shí),驗(yàn)證就完成了’,“Valtrix系統(tǒng)公司首席執(zhí)行官Shubhodeep Roy Choudhury說?!边@時(shí)你就可以稱你的驗(yàn)證完成了。但這是一個(gè)NP硬問題,永遠(yuǎn)也做不完。你有空間。測試的數(shù)量和覆蓋率是無限的,所以從技術(shù)上講,你永遠(yuǎn)無法真正完成你的驗(yàn)證活動(dòng)。“

還有一些其他因素需要考慮?!蹦惚仨毚_保功率和性能目標(biāo)得到滿足,并且你的最終用例向你設(shè)計(jì)的東西是按預(yù)期工作的,“Roy Choudhury說?!逼渲幸恍?biāo)準(zhǔn)可以用來判斷驗(yàn)證已經(jīng)接近完成,比如當(dāng)你擁有所有的代碼,代碼覆蓋率和功能覆蓋率都達(dá)到了你的設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)可以接受的數(shù)字。通常情況下,所有這些設(shè)計(jì)都是在你已經(jīng)有的一些以前的設(shè)計(jì)之上的迭代,所以從驗(yàn)證的角度來看,很多努力都花在了開發(fā)測試上,這些測試行使了設(shè)計(jì)三角洲,以及新功能與舊功能的交互。這意味著要花費(fèi)大量的精力來編寫測試。你需要確保這些測試按照預(yù)期工作,沒有任何故障或失敗。你需要優(yōu)秀的驗(yàn)證工程師來判斷是否滿足了意圖,以及設(shè)計(jì)是否按照預(yù)期進(jìn)行。有一些活動(dòng),比如在設(shè)計(jì)的某些部分,你可以應(yīng)用形式化模型,得到設(shè)計(jì)真的沒有任何缺陷的證明,也可以在任何可以應(yīng)用的地方使用?!?/p>

這可以一步步來。”在功能驗(yàn)證中,只要我們被要求驗(yàn)證一個(gè)功能,一切都要從測試規(guī)劃開始?!八f?!币虼耍覀兇_定了設(shè)計(jì)中的不同變化,然后我們創(chuàng)建了數(shù)百個(gè)場景,這些場景是確保特定功能按照預(yù)期工作所需的。然后,我們在設(shè)計(jì)還沒出來之前,就會(huì)花一些時(shí)間來編寫測試,確保它們在虛擬模型或功能準(zhǔn)確的模擬器上工作正常。一旦測試人員準(zhǔn)備好,設(shè)計(jì)可用,我們就會(huì)讓它運(yùn)行,并盡量確保沒有故障。在程序接近尾聲的時(shí)候,通常,設(shè)計(jì)錯(cuò)誤率可以作為一個(gè)很好的指標(biāo)來衡量整體驗(yàn)證的情況。當(dāng)你要完成整個(gè)驗(yàn)證任務(wù)的時(shí)候,它會(huì)趨于平穩(wěn)?!?/p>

所有這些都必須與功能和代碼覆蓋工具相配合。每次新版本的設(shè)計(jì),通常都會(huì)有涉及代碼和功能覆蓋分析的階段,以確保所有預(yù)期的方案都能被擊中。這些都是用來確保設(shè)計(jì)得到驗(yàn)證的指標(biāo)。

這里的另一個(gè)考慮因素是決定衡量什么,以及如何衡量。Imperas軟件公司的首席執(zhí)行官Simon Davidmann以最近的一個(gè)RISC-V項(xiàng)目為例指出?!蔽覀儎倓偤蚈penHW集團(tuán)一起參與了一個(gè)32位RISC核的項(xiàng)目,首先發(fā)生的一件事就是寫了一個(gè)測試計(jì)劃,說‘這些是設(shè)計(jì)中已經(jīng)測試好的位子,這些是新的位子,這些是我們擔(dān)心的位子,而這些位子可能有一些隱藏在翅膀上的東西,我們并不知道。他們提出了測試計(jì)劃,投入了資源,可以說,’這一點(diǎn)的設(shè)計(jì)我們要用定向測試,對于這一點(diǎn)我們要用隨機(jī)。對于這一點(diǎn)我們要用異步和比較測試,對于這一點(diǎn)其實(shí)我們要用正式的來測試東西如何進(jìn)入和退出調(diào)試模式,這在傳統(tǒng)上是相當(dāng)難的事情。你基本上要看你所面臨的設(shè)計(jì)挑戰(zhàn),然后計(jì)算出你知道什么,不知道什么,以及風(fēng)險(xiǎn)是什么。我必須達(dá)到什么水平才會(huì)對 “足夠好 ”感到滿意,因?yàn)槟銦o法證明沒有bug?你只能說它足夠好,可以出貨。“

知識(shí)共享

Vtool的Arbel說,另一個(gè)障礙是如何與其他團(tuán)隊(duì)成員分享,這是整個(gè)設(shè)計(jì)和驗(yàn)證過程中的一個(gè)重要方面?!蓖ǔG闆r下,不止一個(gè)人參與。我是一名驗(yàn)證工程師,我認(rèn)為我有一個(gè)問題。我把它發(fā)給設(shè)計(jì)師。他要把它發(fā)回來。架構(gòu)師在中間,軟件團(tuán)隊(duì)也會(huì)參與進(jìn)來。參與的人很多,大多是互相推諉,不能真正協(xié)作,共同解決這個(gè)問題。驗(yàn)證工程師必須學(xué)會(huì)如何利用他們的綜合知識(shí)來提高工作效率。如今,調(diào)試是一條孤獨(dú)的路--孤獨(dú)在于很難讓人幫你,但也很難教你?!?/p>

對于這一點(diǎn),Roy Choudhury表示,徹底記錄下所做的任何事情都是有幫助的?!比绻銓φ麄€(gè)驗(yàn)證活動(dòng)有很好的記錄,就會(huì)有相當(dāng)大的幫助。在我以前的一家公司里,我們曾經(jīng)保留了整個(gè)硅后驗(yàn)證過程的日志,這些日志曾經(jīng)在我們用來驗(yàn)證的服務(wù)器設(shè)計(jì)上完成。這是非常詳細(xì)的。例如,我們曾經(jīng)為負(fù)載存儲(chǔ)單元、為CPU測試等設(shè)置了區(qū)域負(fù)責(zé)人,每個(gè)人都有一大套遺留測試,只要測試人員有空,就會(huì)給他們分配N個(gè)小時(shí)的時(shí)間來測試設(shè)計(jì)。隨著時(shí)間的推移,我們對所有這些驗(yàn)證活動(dòng)都有記錄。根據(jù)新功能的到來,例如,如果有很多功能發(fā)生,那么負(fù)載存儲(chǔ)單元區(qū)的所有者,將獲得更多的測試小時(shí)數(shù)。在這一點(diǎn)之后,如果你把所有的東西都記錄得非常清楚,如果你有整個(gè)歷史計(jì)劃在身邊,那么就會(huì)變得非常無縫?!?/p>

當(dāng)然,他指出,需要一定量的知識(shí)?!蹦阈枰拦ぞ?,并有方法論來做得更好,以及可以投入的效率,如功能驗(yàn)證。這是一個(gè)很大的領(lǐng)域,我們所有人都對它感興趣,以確保我們擁有的整個(gè)刺激是完全可移植的,這樣我們就可以在設(shè)計(jì)的多個(gè)階段無縫地使用它,無論是硅的模擬還是其他方面。這將實(shí)現(xiàn)大量的重復(fù)使用,當(dāng)然也會(huì)帶來更高的效率。“

OneSpin的Tusinschi指出,通過基于形式的突變分析、基于模型的故障注入以及對源代碼的精確映射,可以快速、精確地衡量進(jìn)度和覆蓋率的提高。”其結(jié)果是可靠地識(shí)別驗(yàn)證差距和盲點(diǎn)。當(dāng)然,最佳的解決方案是將所有的驗(yàn)證指標(biāo),如來自仿真和形式化的指標(biāo)納入一個(gè)視圖,以便更好地了解整體的驗(yàn)證工作和進(jìn)度?!八f。

結(jié)語

當(dāng)你覺得你已經(jīng)完成了,Imperas的Davidmann說:”你必須把測量到位,你必須分析。當(dāng)有問題時(shí),你需要了解流程是什么。這都是關(guān)于經(jīng)驗(yàn)的。你需要大量的經(jīng)驗(yàn)來研究如何做到這一切。此外,新的技術(shù)正在出現(xiàn),希望在生成測試時(shí)使用AI的團(tuán)隊(duì)正在涌現(xiàn)新技術(shù)。您可以使用AI來查看測試的有效性,查看測試在設(shè)計(jì)中的位置以及什么是做事的更好方法,以便它可以幫助改善正在執(zhí)行的測試的質(zhì)量。如果做得正確,這可以節(jié)省完成所有測試和回歸測試以及改善事物質(zhì)量所花費(fèi)的時(shí)間。目前,我們正處于使用AI協(xié)助我們進(jìn)行驗(yàn)證的初期階段?!?/p>

最后,Cadence的Young強(qiáng)調(diào),要確定何時(shí)完成驗(yàn)證。你基本上要盡量讓覆蓋率達(dá)到100%,在你的老板告訴你,如果你不帶出去,團(tuán)隊(duì)就會(huì)有危險(xiǎn)之前,盡可能多地跑。這顯然是基于經(jīng)驗(yàn)的,但你需要使用基于規(guī)格的覆蓋模型。你需要運(yùn)行盡可能多的回歸測試。你要確保即使發(fā)現(xiàn)了一些勘誤,也可以通過軟件來處理,而不是要重新做一次測試。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1278

    瀏覽量

    124977
  • eda
    eda
    +關(guān)注

    關(guān)注

    72

    文章

    3148

    瀏覽量

    183842
  • RISC-V
    +關(guān)注

    關(guān)注

    49

    文章

    2954

    瀏覽量

    53599
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    請教:6G 確定性通信原型驗(yàn)證,FPGA+SDR 方案該怎么搭?

    平臺(tái)選什么型號(hào)更適合做低時(shí)延空口驗(yàn)證? 原型驗(yàn)證階段,最小可行驗(yàn)證系統(tǒng)應(yīng)該包含哪些模塊? 有沒有類似確定性通信 / 硬實(shí)時(shí)通信的原型參考方案? 純技術(shù)探討,不涉及商業(yè)項(xiàng)目,希望做原型驗(yàn)證
    發(fā)表于 04-11 10:24

    Questa One 智能驗(yàn)證:釋放人工智能在功能驗(yàn)證中的潛力

    在當(dāng)今數(shù)字技術(shù)飛速發(fā)展的環(huán)境下,功能驗(yàn)證的重要性前所未有。隨著系統(tǒng)變得越來越復(fù)雜,如何確保其可靠性和性能成為設(shè)計(jì)和驗(yàn)證工程師面臨的重大挑戰(zhàn)。風(fēng)險(xiǎn)極高:驗(yàn)證失敗可能導(dǎo)致高昂的產(chǎn)品召回成本、安全隱患以及
    的頭像 發(fā)表于 02-12 14:56 ?705次閱讀

    RDMA設(shè)計(jì)35:基于 SV 的驗(yàn)證平臺(tái)

    設(shè)計(jì)。 FPGA IP(知識(shí)產(chǎn)權(quán)核)使用SystemVerilog(SV)進(jìn)行驗(yàn)證,主要基于其在驗(yàn)證效率、代碼復(fù)用性和工程協(xié)作方面的顯著優(yōu)勢。本IP采用它進(jìn)行驗(yàn)證以確保其可靠性。 這里
    發(fā)表于 02-01 13:14

    深圳南柯電子|EMC摸底測試整改:“定位-分析-優(yōu)化-驗(yàn)證”全流程

    深圳南柯電子|EMC摸底測試整改:“定位-分析-優(yōu)化-驗(yàn)證”全流程
    的頭像 發(fā)表于 01-28 09:42 ?418次閱讀

    這款自研ASIC芯片完成量產(chǎn)流片回片,并通過多項(xiàng)測試驗(yàn)證

    電子發(fā)燒友網(wǎng)綜合報(bào)道 近日,山石網(wǎng)科通信技術(shù)股份有限公司(以下簡稱“山石網(wǎng)科”)發(fā)布公告稱,公司自主研發(fā)的ASIC安全專用芯片已完成量產(chǎn)流片回片及全面測試驗(yàn)證,各項(xiàng)功能與性能指標(biāo)均達(dá)到設(shè)計(jì)要求
    的頭像 發(fā)表于 12-02 08:34 ?8143次閱讀

    微弱信號(hào)采集 ASIC芯片 CBM12AD1X

    ASIC芯片
    芯佰微電子
    發(fā)布于 :2025年11月28日 15:04:53

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24: UVM 驗(yàn)證包設(shè)計(jì)

    UVM 驗(yàn)證包的主要功能是對 DUT 提供激勵(lì), 仿真驗(yàn)證對應(yīng)的功能, 并對測試結(jié)果進(jìn)行自動(dòng)對比分析與統(tǒng)計(jì)。 驗(yàn)證包包含一個(gè)NoPHAE_env 驗(yàn)
    的頭像 發(fā)表于 09-14 11:29 ?4963次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24: UVM <b class='flag-5'>驗(yàn)證</b>包設(shè)計(jì)

    不同的電能質(zhì)量問題對裝置數(shù)據(jù)驗(yàn)證頻率有何影響?

    不同電能質(zhì)量問題的 發(fā)生頻率、危害程度、數(shù)據(jù)穩(wěn)定性及監(jiān)測需求緊迫性 存在顯著差異,這些特性直接決定了專項(xiàng)型電能質(zhì)量在線監(jiān)測裝置的數(shù)據(jù)驗(yàn)證頻率。以下將按常見電能質(zhì)量問題分類,詳細(xì)分析其對驗(yàn)證
    的頭像 發(fā)表于 09-04 17:20 ?971次閱讀
    不同的電能質(zhì)量問題對裝置數(shù)據(jù)<b class='flag-5'>驗(yàn)證</b>頻率有何影響?

    不同類型的電能質(zhì)量在線監(jiān)測裝置數(shù)據(jù)驗(yàn)證頻率有何差異

    ”“監(jiān)測指標(biāo)的復(fù)雜度”“運(yùn)行環(huán)境的風(fēng)險(xiǎn)等級”,這些差異直接決定了數(shù)據(jù)驗(yàn)證頻率的高低。以下結(jié)合具體類型,詳細(xì)說明其驗(yàn)證頻率差異及底層邏輯: 一、按 “應(yīng)用場景” 劃分:電網(wǎng)側(cè) vs 用戶
    的頭像 發(fā)表于 09-04 11:55 ?680次閱讀

    降低adc在不同PCB上的噪聲,如何做到接近AD4134驗(yàn)證板噪聲水平?

    ,。多片AD4134布局到一整版PCB上,且PCB上存在FPGA和大量DC/DC,LDO。 在374ksps采樣率下,Nrms大約有1mvpp,(已采集過已知正弦波信號(hào),波形特征正常)。在后續(xù)的驗(yàn)證
    發(fā)表于 08-11 08:24

    AI芯片,需要ASIC

    電子發(fā)燒友網(wǎng)報(bào)道(文/李彎彎) 2025年,全球AI芯片市場正迎來一場結(jié)構(gòu)性變革。在英偉達(dá)GPU占據(jù)主導(dǎo)地位的大格局下,ASIC(專用集成電路)憑借針對AI任務(wù)的定制化設(shè)計(jì),成為推動(dòng)算力革命的新動(dòng)力
    的頭像 發(fā)表于 07-26 07:30 ?7559次閱讀

    PCIe協(xié)議分析儀能測試哪些設(shè)備?

    場景:監(jiān)測GPU與主機(jī)之間的PCIe通信,分析數(shù)據(jù)傳輸效率、延遲和帶寬利用率。 應(yīng)用價(jià)值:優(yōu)化大規(guī)模AI訓(xùn)練任務(wù)的數(shù)據(jù)加載和模型參數(shù)同步,例如在多GPU系統(tǒng)中測試PCIe交換機(jī)的性能和穩(wěn)定性。 FPGA
    發(fā)表于 07-25 14:09

    【電磁兼容技術(shù)案例分享】磁環(huán)電感量的理論計(jì)算與仿真驗(yàn)證分析

    【電磁兼容技術(shù)案例分享】磁環(huán)電感量的理論計(jì)算與仿真驗(yàn)證分析
    的頭像 發(fā)表于 07-15 16:25 ?1038次閱讀
    【電磁兼容技術(shù)案例分享】磁環(huán)電感量的理論計(jì)算與仿真<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>分析</b>

    西門子桌面級原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開始進(jìn)行 IP 或子片上系統(tǒng) (SoC) 的開發(fā),然后將其重復(fù)用于完整的 SoC 和專用集成電路 (ASIC)原型設(shè)計(jì)。這只需要將 Uno 中的相同
    的頭像 發(fā)表于 06-30 13:53 ?2018次閱讀

    推動(dòng)硬件輔助驗(yàn)證平臺(tái)增長的關(guān)鍵因素

    硬件加速和基于FPGA的原型設(shè)計(jì)誕生于1980年代中期,開發(fā)者將當(dāng)時(shí)初露頭角的現(xiàn)場可編程門陣列(FPGA)率先應(yīng)用于硅前設(shè)計(jì)的原型驗(yàn)證,由此催生了一種全新的驗(yàn)證工具,打破了軟件仿真的主
    的頭像 發(fā)表于 06-11 14:42 ?1104次閱讀
    推動(dòng)硬件輔助<b class='flag-5'>驗(yàn)證</b>平臺(tái)增長的關(guān)鍵因素
    长岛县| 佛学| 田东县| 土默特右旗| 古交市| 洛阳市| 陆丰市| 长治市| 东乌珠穆沁旗| 精河县| 东台市| 台南市| 福建省| 镇康县| 酒泉市| 平定县| 江源县| 高碑店市| 景洪市| 洛宁县| 万州区| 民县| 洪湖市| 岑溪市| 汤原县| 烟台市| 嘉峪关市| 扶沟县| 淄博市| 洛川县| 凤山市| 翁源县| 义马市| 马山县| 通城县| 搜索| 宁德市| 丰都县| 北票市| 洪江市| 湘潭市|