Elias Fallon是行業(yè)領(lǐng)先的電子設(shè)計(jì)自動化技術(shù)提供商Cadence Design Systems公司的工程主管。他帶領(lǐng)其定制IC研發(fā)團(tuán)隊(duì)以及電子設(shè)計(jì)自動化（EDA）產(chǎn)品團(tuán)隊(duì)進(jìn)行項(xiàng)目開發(fā)。

對于負(fù)責(zé)將機(jī)器學(xué)習(xí)和深度學(xué)習(xí)技術(shù)應(yīng)用在計(jì)算軟件的EDA研究項(xiàng)目的Elias Fallon來說，他對電子設(shè)計(jì)行業(yè)的未來發(fā)展有著獨(dú)特的見解。

他指出，半導(dǎo)體芯片及其周邊系統(tǒng)設(shè)計(jì)的下一個飛躍將來自EDA計(jì)算軟件工具流程的融合，以及更大規(guī)模的機(jī)器學(xué)習(xí)/深度學(xué)習(xí)（DL）技術(shù)和多核計(jì)算的應(yīng)用。當(dāng)前的人工智能和機(jī)器學(xué)習(xí)創(chuàng)新浪潮始于GPU計(jì)算能力的提高，以及設(shè)計(jì)工程師開發(fā)加快深度神經(jīng)網(wǎng)絡(luò)訓(xùn)練的方法。機(jī)器學(xué)習(xí)/深度學(xué)習(xí)將在下一代平臺的設(shè)計(jì)中發(fā)揮關(guān)鍵作用，從而使新興技術(shù)（包括5G、超大規(guī)模計(jì)算等技術(shù)）得以廣泛應(yīng)用。

對于Fallon來說，其樂趣在于解決在設(shè)計(jì)和驗(yàn)證過程的每個階段存在的一些非確定性多項(xiàng)式（NP）難題和完整性問題。Fallon與其團(tuán)隊(duì)開發(fā)了設(shè)計(jì)工程師用來設(shè)計(jì)、仿真和驗(yàn)證集成電路、封裝、電路板和系統(tǒng)的軟件。他們面臨的設(shè)計(jì)挑戰(zhàn)既棘手又復(fù)雜，以至于沒有在一定時間內(nèi)找到最佳解決方案的方法。從定義上看，面臨的驗(yàn)證挑戰(zhàn)是從來沒有遇到過的問題。Fallon和其團(tuán)隊(duì)開發(fā)了各種各樣的復(fù)雜算法和軟件來提供最佳的解決方案，這些創(chuàng)新為客戶推動了設(shè)計(jì)生產(chǎn)率的提高。

數(shù)值求解器、布爾可滿足性求解器、自適應(yīng)網(wǎng)格劃分、計(jì)算幾何以及迭代改進(jìn)優(yōu)化算法都是計(jì)算軟件的例子。計(jì)算軟件算法要求EDA軟件工程師確定如何將算法最佳地應(yīng)用于當(dāng)前的設(shè)計(jì)挑戰(zhàn)，以及如何以設(shè)計(jì)術(shù)語向用戶呈現(xiàn)各種元參數(shù)、控件和命令。下一代設(shè)計(jì)的趨勢是在系統(tǒng)設(shè)計(jì)和驗(yàn)證中增加復(fù)雜性，這將需要EDA工具箱中新增計(jì)算軟件“工具”， 以實(shí)現(xiàn)設(shè)計(jì)生產(chǎn)力的飛躍。

過去六個月來，在家遠(yuǎn)程工作的人們受益于云計(jì)算、芯片優(yōu)化和互聯(lián)網(wǎng)的進(jìn)步。而在電子行業(yè)的一個良性反饋循環(huán)中，計(jì)算軟件為電子設(shè)計(jì)提供幫助，而設(shè)計(jì)團(tuán)隊(duì)也將從未來創(chuàng)新中受益。5G、超大規(guī)模計(jì)算和其他技術(shù)驅(qū)動力需要在芯片、封裝、電路板和系統(tǒng)設(shè)計(jì)方面進(jìn)行大量的創(chuàng)新，以創(chuàng)造出電子技術(shù)在未來發(fā)展的各種可能性。通過示例學(xué)習(xí)的機(jī)器學(xué)習(xí)功能是一種新的計(jì)算軟件工具，它為設(shè)計(jì)師的下一輪創(chuàng)新奠定了基礎(chǔ)。

計(jì)算軟件已在生產(chǎn)率提高和解決電子系統(tǒng)設(shè)計(jì)的復(fù)雜性挑戰(zhàn)方面實(shí)現(xiàn)了巨大的增長。當(dāng)Cadence公司的解決方案解決了上一代挑戰(zhàn)時，面臨下一代的設(shè)計(jì)更加復(fù)雜。系統(tǒng)復(fù)雜性的不斷增長也帶來設(shè)計(jì)和驗(yàn)證流程的復(fù)雜性。這種復(fù)雜性已經(jīng)成為流程不斷變化以采用新的最佳實(shí)踐或自動化的障礙。復(fù)雜流程中的每個工具或步驟（添加新的選項(xiàng)、命令和功能）都需要用戶理解、評估并檢查其在整體流程中的適應(yīng)性，然后才能采用。具備部署機(jī)器學(xué)習(xí)的能力，可以通過示例向用戶學(xué)習(xí)設(shè)計(jì)實(shí)踐，并允許EDA軟件工程師開發(fā)系統(tǒng)，以將機(jī)器學(xué)習(xí)設(shè)計(jì)實(shí)踐轉(zhuǎn)換為新工具流程中的選項(xiàng)，從而加速了創(chuàng)新設(shè)計(jì)流程的采用。

例如，模擬電路設(shè)計(jì)人員會根據(jù)以往經(jīng)驗(yàn)了解在電路設(shè)計(jì)和布局中需要匹配的器件，但是要在設(shè)計(jì)流程中采用自動化技術(shù)，需要增加額外的約束和規(guī)范。機(jī)器學(xué)習(xí)模型可以從完成的設(shè)計(jì)中學(xué)習(xí)那些設(shè)計(jì)師的最佳實(shí)踐，并為每個設(shè)計(jì)師或設(shè)計(jì)團(tuán)隊(duì)以定制的方式加速整個設(shè)計(jì)流程。創(chuàng)新的系統(tǒng)設(shè)計(jì)公司不會與其他公司共享他們的設(shè)計(jì)或從他們那里訓(xùn)練來的機(jī)器學(xué)習(xí)模型。因此，學(xué)習(xí)機(jī)器學(xué)習(xí)的設(shè)計(jì)實(shí)踐的訓(xùn)練必須在用戶那里進(jìn)行。機(jī)器學(xué)習(xí)將成為EDA計(jì)算軟件工具箱中的關(guān)鍵工具，這與其他行業(yè)中許多基于SaaS機(jī)器學(xué)習(xí)的產(chǎn)品看起來不太一樣。

除了通過示例學(xué)習(xí)設(shè)計(jì)實(shí)踐之外，EDA中機(jī)器學(xué)習(xí)的最常見用例是預(yù)測未來的流程步驟。當(dāng)所有這些非確定性多項(xiàng)式（NP）問題集中在一起時，很難完全預(yù)測當(dāng)前流程步驟結(jié)果的影響。最常見的示例是在優(yōu)化布局時了解可路由性。布局通常決定每個組件的位置，并以最小化面積/成本和導(dǎo)線長度為目標(biāo)。路由為每個組件之間的每個信號建立連接。這些組件可能是PCB上的部件，也可能是芯片上的模塊或晶體管。多年來，EDA工程師開發(fā)了許多啟發(fā)式方法，以在優(yōu)化電路布局的同時改善導(dǎo)線長度和布線能力。但是，由于布線和放置是一個非確定性多項(xiàng)式（NP）難題，因此嘗試每個選項(xiàng)在計(jì)算上是不可行的，并且現(xiàn)有的啟發(fā)式方法可能會漏掉許多可路由性的細(xì)微之處。

通過采用機(jī)器學(xué)習(xí)模型，以布局為輸入，以路由性得分為輸出，可以潛在地創(chuàng)建一個更豐富、更快速的解決方案。EDA工具流可以生成多個候選布局，對每個候選布局進(jìn)行路由，并以路由得分作為標(biāo)記來訓(xùn)練機(jī)器學(xué)習(xí)模型。與此類似，通過運(yùn)行復(fù)雜的EDA流生成許多設(shè)計(jì)候選和結(jié)果的任何流都可以構(gòu)建模型，以預(yù)測來自先前步驟輸入的未來步驟的結(jié)果。這為在復(fù)雜的設(shè)計(jì)空間中找到更好的解決方案提供了更大的能力。

EDA提供了關(guān)鍵的計(jì)算軟件，可以設(shè)計(jì)和驗(yàn)證復(fù)雜的智能系統(tǒng)。現(xiàn)在正在進(jìn)行的新一代技術(shù)驅(qū)動程序?qū)碓S多新的創(chuàng)新設(shè)計(jì)。為了激發(fā)系統(tǒng)設(shè)計(jì)師的創(chuàng)造力，EDA工具將采用機(jī)器學(xué)習(xí)作為一項(xiàng)關(guān)鍵功能，以提高生產(chǎn)率。這將使設(shè)計(jì)流程能夠找到更好的解決方案，并允許設(shè)計(jì)流程自動針對設(shè)計(jì)人員和設(shè)計(jì)團(tuán)隊(duì)進(jìn)行自定義。因此，機(jī)器學(xué)習(xí)技術(shù)是未來的系統(tǒng)設(shè)計(jì)和平臺創(chuàng)建中的關(guān)鍵組成部分。
責(zé)任編輯：YYX