業(yè)界首創(chuàng)的彈性CPU調(diào)配技術(shù)可將物理驗(yàn)證簽核的成本降低40％

機(jī)器學(xué)習(xí)驅(qū)動(dòng)的根本原因分析可加快設(shè)計(jì)的收斂

相較于傳統(tǒng)的LVS檢查方法，創(chuàng)新的Explorer LVS可提高30倍速度，同時(shí)內(nèi)存使用降低30倍

新思科技（Synopsys）近日宣布推出最新版本IC Validator物理驗(yàn)證解決方案，該解決方案包含多項(xiàng)創(chuàng)新技術(shù)，可加快前沿應(yīng)用推向市場(chǎng)的時(shí)間。IC Validator獨(dú)特的彈性CPU調(diào)配技術(shù)可為本地和云環(huán)境的物理簽核節(jié)省多達(dá)40％的計(jì)算時(shí)間。另一項(xiàng)創(chuàng)新技術(shù)是機(jī)器學(xué)習(xí)驅(qū)動(dòng)的根本原因分析，可自動(dòng)識(shí)別關(guān)鍵的設(shè)計(jì)規(guī)則檢查（DRC）問(wèn)題，從而更快地實(shí)現(xiàn)DRC的收斂。此外，與傳統(tǒng)LVS技術(shù)相比，Explorer LVS可使SoC的運(yùn)行時(shí)間提高30倍且調(diào)試速度得到數(shù)量級(jí)的提升。

“設(shè)計(jì)規(guī)模不斷擴(kuò)大、制造復(fù)雜性不斷升級(jí)，處于前沿設(shè)計(jì)的客戶日益面臨設(shè)計(jì)收斂的挑戰(zhàn)，因此及時(shí)的物理驗(yàn)證收斂對(duì)于滿足嚴(yán)苛的流片時(shí)間至關(guān)重要。新思科技IC Validator的創(chuàng)新功能將為開發(fā)者提供更高的性能、更高的生產(chǎn)率并加速芯片上市的時(shí)間?！?/p>

——Raja Tabet

芯片設(shè)計(jì)集團(tuán)高級(jí)副總裁

新思科技

作為新思科技Fusion Design Platform和Custom Design Platform的重要組成部分， IC Validator是一款全面且具有高度可擴(kuò)展性的物理驗(yàn)證解決方案。該解決方案包括DRC、LVS、可編程式電學(xué)規(guī)則檢查（PERC）、虛擬金屬填充和DFM等增強(qiáng)功能。IC Validator采用智能內(nèi)存感知負(fù)載調(diào)度和均衡技術(shù)，具有高性能和高度可擴(kuò)展性等特點(diǎn)，可最大限度地利用主流硬件。此外，它可以在多臺(tái)機(jī)器上同時(shí)使用多線程和分布式處理，并且可擴(kuò)展到1000多個(gè)CPU，優(yōu)勢(shì)顯著。 新思科技Fusion Design Platform中的IC Validator驗(yàn)證可實(shí)現(xiàn)快速DRC檢查、自動(dòng)修復(fù)、時(shí)序的填充和簽核、以及與STAR RC集成，從而可加快收斂速度。IC Validator的實(shí)時(shí)DRC檢查技術(shù)可為新思科技Custom Design Platform按需實(shí)現(xiàn)實(shí)時(shí)DRC監(jiān)測(cè)。

責(zé)任編輯：lq