Vivado下怎么查看各子模塊的資源占用？
作者：碎碎思，來源：OpenFPGA微信公眾號
圖形界面操作
完成Implementation后，在Vivado IDE左側(cè)的Flow Navigator點擊Open Implemented Design，然后點擊report_utilization。
新建一個名字和選擇是否導出到文件，點擊OK。
在生成的結(jié)果中選中某一類資源，會看到按模塊排列的資源占用情況。
當然，點擊圖示箭頭位置可以按照%顯示資源。
TCL操作
report_utilization -hierarchical
圖示箭頭窗口下面的命令行位置輸入上述命令，回車即可。
審核編輯 黃昊宇
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Vivado
+關(guān)注
關(guān)注
19文章
860瀏覽量
71428
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
SMP-TPS61202-MVK MAVRK子模塊：高效電源轉(zhuǎn)換解決方案
SMP-TPS61202-MVK MAVRK子模塊：高效電源轉(zhuǎn)換解決方案 在電子設(shè)計領(lǐng)域，電源管理模塊的性能和穩(wěn)定性至關(guān)重要。今天，我們將深入探討德州儀器（Texas Instruments
SMP-TPS61200-MVK MAVRK子模塊：助力電源管理系統(tǒng)開發(fā)
SMP-TPS61200-MVK MAVRK子模塊：助力電源管理系統(tǒng)開發(fā) 在電源管理系統(tǒng)的設(shè)計中，合適的模塊選擇至關(guān)重要。今天我們就來深入了解一下SMP-TPS61200-MVK MAVRK子
Kubernetes環(huán)境下容器日志的正確查看方式
在容器化環(huán)境中，日志收集和查看是運維工程師日常工作中最頻繁的操作之一。很多運維工程師習慣性地進入容器內(nèi)部使用 tail -f 命令查看日志，這種方式在小規(guī)模環(huán)境下勉強可用，但當容器數(shù)量增加、工作負載增加時，這種方式的效率低下且存
Vivado中IP核被鎖定的解決辦法
當使用不同版本的Vivado打開工程時，IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
激光焊接技術(shù)在焊接微電子模塊工藝中的應(yīng)用
激光焊接技術(shù)作為一種高精度和高效率的加工方法，在微電子模塊的制造過程中扮演著至關(guān)重要的角色。其憑借獨特的能量控制方式和極小的熱影響區(qū)，為微電子領(lǐng)域提供了高質(zhì)量的連接解決方案，尤其適用于對熱敏感和結(jié)構(gòu)
NVMe高速傳輸之擺脫XDMA設(shè)計45：上板資源占用率分析
Block Design 設(shè)計后進行綜合與實現(xiàn)， NoP 邏輯加速引擎的在不同 FPGA 平臺中的資源占用率分別如表 1 和表 2 所示。 從表中可以看到， 本課題設(shè)計的 NoP邏輯加速引擎資源
發(fā)表于 11-13 08:36
vivado連接Atry A7-35T死機怎么解決？
前提條件：
1）開發(fā)板是Digilent的ARTY A7-35T開發(fā)版，也就是《手把手教你設(shè)計CPU-RISC-V處理器》中介紹的那塊板子
2）vivado安裝正常，可以啟動，跑make mcs
發(fā)表于 11-07 06:05
win10環(huán)境下使用vivado生成.bit與.mcs文件
在hbirdv2參考文檔中使用make指令生成system.bit和system.mcs文件，但是虛擬機本身會消耗計算資源，導致運行速度變慢，對于不習慣在linux下編輯代碼的人，還需要來回倒騰代碼
發(fā)表于 10-27 08:25
vcs和vivado聯(lián)合仿真
我們在做參賽課題的過程中發(fā)現(xiàn)，上FPGA開發(fā)板跑系統(tǒng)時，有時需要添加vivado的ip核。但是vivado仿真比較慢，vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進行仿真。在這種情況
發(fā)表于 10-24 07:28
【VPX361】青翼凌云科技基于3U VPX總線架構(gòu)的XCZU47DR射頻收發(fā)子模塊
VPX361是一款基于3U VPX總線架構(gòu)的8路射頻收發(fā)子模塊，板卡采用1片XCZU47DR RFSOC來實現(xiàn)8路射頻信號的高速采集、信號生成以及處理，并進行智能目標識別。
vivado仿真時GSR信號的影響
利用vivado進行設(shè)計xilinx FPGA時，寫完設(shè)計代碼和仿真代碼后，點擊run simulation（啟動modelsim進行仿真）。
Vivado無法選中開發(fā)板的常見原因及解決方法
對應(yīng)的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標開發(fā)板，導致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
HarmonyOS優(yōu)化應(yīng)用預置圖片資源加載耗時問題性能優(yōu)化
CPU解壓縮生成的圖片資源會占用較多的內(nèi)存空間，給內(nèi)存造成更大的壓力，可能會引起卡頓掉幀。此時可以借助紋理壓縮技術(shù)，將預置圖片在構(gòu)建過程中進行轉(zhuǎn)碼和壓縮，節(jié)省CPU的處理過程，減少占用內(nèi)存，提升應(yīng)用性
發(fā)表于 05-29 16:11
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
評論