今天查閱了一下晶圓良率的控制，晶圓的成本和能否量產(chǎn)最終還是要看良率。晶圓的良率十分關(guān)鍵，研發(fā)期間，我們關(guān)注芯片的性能，但是量產(chǎn)階段就必須看良率，有時候為了良率也要減掉性能。

那么什么是晶圓的良率呢？

比如上圖，一個晶圓，通過芯片最好測試，合格的芯片/總芯片數(shù)===就是該晶圓的良率。普通IC晶圓一般都可以完成在晶圓級的測試和分布mapping出來。

良率還需要細(xì)分為wafer良率、Die良率和封測良率，而總量率則是這三種良率的總乘積，總量率將決定一家晶圓廠到底是賠錢還是賺錢。

舉個例子，如果某個晶圓廠的一條產(chǎn)線上每一道制程良率都高達(dá)99%，那么經(jīng)過600道工序后整體良率是多少呢？答案是0.24%，幾乎為0。

所以，晶圓代工企業(yè)都會視總良率為最高機密，對外公布的數(shù)據(jù)往往都不會是企業(yè)的真正總良率。

而晶圓的最終良率主要由每一步工藝的良率的積組成,從晶圓制造,中測,封裝到成測,每一步都會對良率產(chǎn)生影響,其中晶圓制造因為工藝復(fù)雜,工藝步驟多步（300步左右）成為影響良率的主要因素。由此可見,晶圓良率越高,同一片晶圓上產(chǎn)出的好芯片數(shù)量就越多,如果晶圓價格是固定的,那好芯片數(shù)量就越多就意味著每片晶圓的產(chǎn)量越高,每顆芯片的成本越低,那么理所當(dāng)然,利潤也就越高。

晶圓的良率受工藝設(shè)備、原材料等影響很大，要想達(dá)到較高的晶圓良率，首先要穩(wěn)定工藝設(shè)備，定期做工藝能力恢復(fù)等。另外環(huán)境因素對wafer良率、Die良率和封測良率這三種良率都會產(chǎn)生一定影響。常見的環(huán)境因素包括塵埃、濕度、溫度和光照亮度，所以芯片制造和封測的過程中都需要在超凈的工作環(huán)境中進行。最后，是技術(shù)成熟度問題。一般情況下，新工藝剛出來的時候良率會很低，隨著生產(chǎn)的進行和導(dǎo)致低良率的因素被發(fā)現(xiàn)和改進，則良率就會不斷地被提升。如今，新工藝或是工具，每個幾個月或甚至幾周就會被引進，因此提升良率就成了半導(dǎo)體公司的一個永不停息的過程。

如何把控晶圓良率

很多半導(dǎo)體公司都有工程師專門從事良率提高的工作,在晶圓廠（foundary）有專門的良率提高（YE）部門的良率工程師負(fù)責(zé)提高晶圓的良率,在無晶圓公司（Fabless）的運營部門有產(chǎn)品工程師（PE）要負(fù)責(zé)提高良率。由于領(lǐng)域有所不同,這些工程師所專注的重點也會有所區(qū)別。晶圓廠內(nèi)的良率工程師對制造工藝十分精通,主要通過公司的良率管理系統(tǒng)（YMS）對工藝相關(guān)的一些數(shù)據(jù)進行良率分析,一般有以下幾種方法：

1)產(chǎn)線中缺陷掃描數(shù)據(jù)（Inline Defect Scan）

2)工藝監(jiān)控測試數(shù)據(jù)（WAT）

3)產(chǎn)線量測數(shù)據(jù)（Metrology）

4)設(shè)備共同性（Tool Commonality）

5)工藝規(guī)范性（Process Specifications）

6)失效分析（Failure Analysis）

無晶圓公司的產(chǎn)品工程師則對自己的產(chǎn)品非常熟悉,掌握一些設(shè)計數(shù)據(jù)和很多測試數(shù)據(jù),所以產(chǎn)品工程師對良率分析會從一些幾個方面開展[1]：

1)設(shè)計數(shù)據(jù)包括版圖和電路圖等（GDS，Schematic，etc）

2)電性測試數(shù)據(jù)（Wafer Probling，F(xiàn)inal Test data）

3)Schmoo圖

4)比特圖（Bitmap）

5)系統(tǒng)級測試（System Level Test）

6)失效分析（Failure Analysis）

對于有實際生產(chǎn)線的晶圓制造，對每臺制造設(shè)備的穩(wěn)定性監(jiān)控很重要，如上圖，可以通過記錄設(shè)備的關(guān)鍵工藝產(chǎn)生，積累出一個隨生產(chǎn)時間改變的波段的曲線，形成工藝精度把控的參數(shù)點。

最后，晶圓被測試完畢之后，通過自動分揀機，可以剔除不良芯片，而且對性能良莠不齊的芯片也可以分檢，比如Intel的CPU晶圓，性能較好的芯片檢出來做i7處理器芯片，差點的做i5芯片，其實都是一個娘生的，只不過一個長的好看點，一個長得難看點的區(qū)別。

還有就是不同尺寸的晶圓，同一條產(chǎn)線做出來良率也會不同，倒不一定小片的良率一定高于大片。這也和設(shè)備工藝的匹配度有關(guān)，一個晶圓一般邊緣區(qū)域的不良die最多，因此很多產(chǎn)線追求大尺寸晶圓，這樣相對而言邊緣的不良die占比就低。

但是大尺寸的晶圓就面臨許多應(yīng)力、膜層生長等先天性問題。比如前幾年半導(dǎo)體熱衷上10寸，12寸的產(chǎn)線，導(dǎo)致8寸、6寸產(chǎn)線被遺棄，連半導(dǎo)體設(shè)備商都不做小尺寸晶圓的設(shè)備了，20年這兩年8寸二手設(shè)備這個緊俏，一朋友公司閑置1年的6寸晶圓廠現(xiàn)在都接單接不過來，風(fēng)水輪流轉(zhuǎn)??！可能是中美貿(mào)易戰(zhàn)像一些汽車芯片、通信芯片很多公司都在找國產(chǎn)的替代品。

原文標(biāo)題：晶圓芯片的良率

文章出處：【微信公眾號：芯片工藝技術(shù)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq