日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

如何注冊Xilinx賬戶以及申請IP核license

FPGA之家 ? 來源:芯王國 ? 作者:芯王國 ? 2021-03-29 14:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

這篇文章原名為《最新 Xilinx vivado IP許可申請》,在很久之前發(fā)布于博客園和CSDN上發(fā)布了,后來被某公眾號博主盜取發(fā)布為自己的原創(chuàng),現(xiàn)在我轉載我自己的文章反而引用他的。當時剛寫博客沒有加水印,被人撿了個便宜,吃一塹長一智,以后注意保護自己的勞動成果。沒辦法自己重新寫一下吧。

目前vivado已成為Xilinx FPGA開發(fā)的主流工具,而ISE基本很少人在用了。vivado是一款優(yōu)秀開發(fā)FPGA開發(fā)工具,雖然存在很多bug,但是集成了這么多功能以及能夠開發(fā)這么大規(guī)模的FPGA,實屬不易。vivado提供很多官方的IP核給開發(fā)者直接使用,在一定程度上降低開發(fā)難度,其中常用的基本免費使用,但是也有一些特殊的IP需要購買許可。然而XilinXx官網(wǎng)也提供一些IP評估licence,也就是試用。今天我就以 video on screen display (v_osd)ip為例,分享一下注冊Xilinx賬戶以及申請IP許可。

1.進入xilinx官網(wǎng)

搜索Xilinx即可找到官網(wǎng),點擊進入。微信的限制也太大了吧,這里放不了圖片,只能口述了。進入官網(wǎng)頁面后->技術支持->技術支持->下載與許可,再點擊下圖的許可支持。

3e30b25a-8ecc-11eb-8b86-12bb97331649.png

然后點擊Xilinx產(chǎn)品許可網(wǎng)站。

進來后需要登錄,沒賬戶的那就需要注冊,點擊 創(chuàng)建賬號。

2.xilinx賬戶注冊

賬戶注冊很麻煩,我第一次注冊一直報錯,寫一個假名可以但是要符合我們姓名的格式,郵箱填qq郵箱即可,居住地區(qū)如實填寫。

3.參照我的來填,然后點擊next,這個是以前我注冊時的圖,我現(xiàn)在有帳號了重新做一個也麻煩,可以參考一下,盡量真實

3fc9c1e2-8ecc-11eb-8b86-12bb97331649.png

4.點擊藍框,彈出新的頁面,在紅框中輸入ip名,下面就會檢索出相關的ip,確認一下是不是我們需要的ip,不是就換個具體點的名搜。然后記得在前面勾選上,點擊 Add。

5.licences選項就多v_osd ip選項,記得勾選上,點擊藍框進行下一步

6.然后彈出一個框,如圖操作就行

40f9a35c-8ecc-11eb-8b86-12bb97331649.png

7.又會彈出一個框,黃色框內(nèi)按圖選擇,紅色框內(nèi)輸入電腦的mac地址,要自己查

41674dd0-8ecc-11eb-8b86-12bb97331649.png

8.mac地址查詢,網(wǎng)上百度一下很多,可以自己查,我這兒就一起說了吧。打開cdm,輸入紅框內(nèi)的命令回車,選擇一個物理地址就行

9.點擊next

424377e2-8ecc-11eb-8b86-12bb97331649.png

10.點擊accept

42b957d2-8ecc-11eb-8b86-12bb97331649.png

11.叉掉彈出來的這個框,此時xilinx已經(jīng)將ip的licence發(fā)送到你的注冊郵箱里了,可以登陸你的郵箱進行下載。如果沒收到,也可以點擊左下角下載許可

43051776-8ecc-11eb-8b86-12bb97331649.png

12.這是下載的許可

431fc4fe-8ecc-11eb-8b86-12bb97331649.png

13.打開licenses管理軟件

14.如圖操作,copy 下載的許可就可以了

整個流程就到此結束,注冊xilinx賬號比較麻煩,目前漂亮國管制比較嚴,所以現(xiàn)在更加麻煩。但是有個賬號就能直接上官網(wǎng)下載資料比較方便,追軟件也很方便,不用到處找資源。

原文標題:Xilinx注冊賬戶以及IP核license申請

文章出處:【微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關注

    關注

    73

    文章

    2208

    瀏覽量

    131979

原文標題:Xilinx注冊賬戶以及IP核license申請

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Xilinx FPGA中的混合模式時鐘管理器MMCME2_ADV詳解

    在 FPGA 的浩瀚宇宙中,時鐘系統(tǒng)不僅是驅動邏輯運轉的“心臟”,更是決定系統(tǒng)穩(wěn)定性與性能上限的“指揮棒”。對于 Xilinx 7 系列 FPGA 開發(fā)者而言,如果僅滿足于使用 Clocking Wizard IP 點點鼠標,
    的頭像 發(fā)表于 04-10 11:20 ?237次閱讀
    <b class='flag-5'>Xilinx</b> FPGA中的混合模式時鐘管理器MMCME2_ADV詳解

    Vivado中IP被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP被鎖定的情況較為常見。不同版本的Vivado對IP的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?589次閱讀
    Vivado中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    上傳自己的組件到ESP-IDF組件注冊

    ) 安裝 Python 3.7+,并確保 `pip` 可用 注冊 [Espressif 賬戶](https://accounts.espressif.com/)(組件發(fā)布需要綁定該賬戶) 組件代碼
    發(fā)表于 12-07 10:38

    基于AXI DMA IP的DDR數(shù)據(jù)存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環(huán)測試設置。
    的頭像 發(fā)表于 11-24 09:25 ?3616次閱讀
    基于AXI DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數(shù)據(jù)存儲與PS端讀取

    使用AXI4接口IP進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義一個 AXI4 接口的 IP ,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3945次閱讀
    使用AXI4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進行DDR讀寫測試

    vivado中,怎么將e203內(nèi)核源代碼封裝成ip,并添加總線?

    vivado中,怎么將e203內(nèi)核源代碼封裝成ip,并添加總線?
    發(fā)表于 11-10 07:22

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協(xié)議對IP進行控制; S_AXIS_S2MM:視頻流(AXI STREAM)輸入到IP的FIFO中
    發(fā)表于 10-28 06:14

    蜂鳥E203移植到FPGA開發(fā)板前的IP例化工作

    蜂鳥E203軟工作的主頻為16MHz高頻時鐘和3.2768KHz低頻時鐘,并且不同開發(fā)板提供的晶振頻率不同,因此需要例化mmcm IP和reset IP
    發(fā)表于 10-27 07:35

    Vivado浮點數(shù)IP的握手信號

    Vivado浮點數(shù)IP的握手信號 我們的設計方案中,F(xiàn)PU計算單元將收到的三條數(shù)據(jù)和使能信號同步發(fā)給20多個模塊,同時只有一個模塊被時鐘使能,進行計算,但結果都會保留,發(fā)給數(shù)選。計算單元還需接受
    發(fā)表于 10-24 07:01

    Vivado浮點數(shù)IP的一些設置注意點

    Vivado浮點數(shù)IP的一些設置注意點 我們在vivado2018.3中使用了Floating-point(7.1)IP,可以自定義其計算種類及多模式選擇。有時多種計算可以用同一
    發(fā)表于 10-24 06:25

    ram ip的使用

    決定的。 ram 主要用來存放程序及程序執(zhí)行過程中產(chǎn)生的中間數(shù)據(jù)、 運算結果等。 rom為只讀存儲器,只能讀取數(shù)據(jù)而不能向里面寫入數(shù)據(jù)。 本次講解的ram ipram指的是bram,即block
    發(fā)表于 10-23 07:33

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    DMA IP來實現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E,包括創(chuàng)建項目、配置ADC接口、添加和連接DMA IP、設計控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強調(diào)了系統(tǒng)實現(xiàn)中不可或缺的
    的頭像 發(fā)表于 07-29 14:12 ?5360次閱讀

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,調(diào)用turbo編碼器生成編碼數(shù)據(jù),將
    發(fā)表于 06-23 17:39

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進行使用。
    的頭像 發(fā)表于 05-24 15:05 ?2704次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP ,用于在 FPGA 中實現(xiàn)高效的移位
    的頭像 發(fā)表于 05-14 09:36 ?1304次閱讀
    泰宁县| 西藏| 延津县| 平凉市| 乌拉特中旗| 钟祥市| 依安县| 察哈| 嘉定区| 二连浩特市| 杭锦后旗| 平利县| 遂川县| 顺昌县| 蒲城县| 和政县| 万全县| 台安县| 桐梓县| 西乌| 九龙城区| 高安市| 道孚县| 珠海市| 三门峡市| 清镇市| 马山县| 驻马店市| 扶余县| 巴青县| 南投市| 永泰县| 恭城| 故城县| 庄河市| 张北县| 岑溪市| 冕宁县| 中方县| 新邵县| 湘阴县|