小到街頭巷尾的五十歲老阿姨，大到中美貿(mào)易戰(zhàn)，我們總能聽(tīng)到10nm、7nm甚至是3nm的各種討論，這個(gè)股票買了一臺(tái)光刻機(jī)就能漲20%，那家公司有著一臺(tái)ASML的光刻機(jī)就能直接從武漢政府搞到幾百億，似乎一個(gè)微小的長(zhǎng)度單位帶著神奇的杠桿，可以撬動(dòng)整個(gè)科技的地球。今天就來(lái)和大家聊一聊nm這個(gè)單位，為啥和芯片發(fā)展掛了鉤，又為啥有一種卻不談制程，只談“高度”呢?

從摩爾定律說(shuō)起

眾所周知，芯片內(nèi)部擁有者數(shù)以億計(jì)的晶體管數(shù)量，很大程度上晶體管數(shù)決定著計(jì)算的速度，所以每個(gè)晶體管體積越小，那么在指甲大小的芯片內(nèi)就能塞進(jìn)去越多，于是戈登·摩爾在研究制程好久后，說(shuō)出了一個(gè)影響至今的豪言壯語(yǔ)：

早在1965年Intel創(chuàng)始人之一的摩爾說(shuō)出了這句話(并于1975年修改為每?jī)赡?，一直影響到了今天。當(dāng)然最近似乎遇到了瓶頸，因?yàn)橹瞥淘偻麻_發(fā)就遇到了工藝和設(shè)備的瓶頸，而這也是各個(gè)大廠群雄逐鹿的超級(jí)賽道，誰(shuí)家能量產(chǎn)新的制程3nm甚至是1nm，誰(shuí)就能有更多的話語(yǔ)權(quán)。

關(guān)于芯片制造工藝流程我相信有很多文章已經(jīng)說(shuō)得很清楚了，而且?guī)缀跛械?D芯片都想要更先進(jìn)的工藝節(jié)點(diǎn)，因?yàn)樾阅軕?yīng)該是用戶買賬的最重要指標(biāo)。所以用于蝕刻的光的波長(zhǎng)和線寬，會(huì)決定著芯片的工藝，也就決定著芯片的性能。我們可以理解為在一個(gè)米粒上畫清明上河圖，我們要畫清楚每個(gè)人物的面部表情就需要有更細(xì)的筆，更精確的畫圖水平，那制程也是如此，要在mm大小的芯片上雕刻數(shù)億個(gè)晶體管，就要有更精細(xì)的光刻工藝。

3D NAND又為何不談呢

我們聊了那么多5nm 3nm 那為何NAND這種卻不談制程，光說(shuō)多少層呢?其實(shí)這個(gè)是由于芯片功能和結(jié)構(gòu)不同導(dǎo)致的另一種解決方案，起初人們開發(fā)了2D NAND，在一個(gè)平面上做了大量的memory cell 然后不斷的提升制程從65nm到42nm再到1Ynm和1Znm，似乎再往下就沒(méi)了音訊，其實(shí)不是不開發(fā)了，而是人們發(fā)現(xiàn)我們可以3D起來(lái)，可以向蓋高樓一樣把原本一層層的豎的堆疊起來(lái)，于是層數(shù)變成了各大廠商的新的研究方向。

從2015年各家大廠紛紛擁有自家的NAND方案，32層、64層到現(xiàn)在的128層各家的技術(shù)都在突飛猛進(jìn)，而每層在光刻線寬還保留在2D時(shí)代的10+nm，主要是其本身性質(zhì)決定的。NAND本質(zhì)是存儲(chǔ)器件，其本身沒(méi)有CPU和RAM那樣的高速計(jì)算和運(yùn)行，所以本身沒(méi)有特別大功耗和熱量，每個(gè)單元雖然在芯片中間，但是不至于熱量散不出去，而且也沒(méi)有其他的問(wèn)題，所以就像蓋樓一樣，層數(shù)多就是容量大就完事了。

從各家的技術(shù)路線圖可以看出，幾乎每年都有各家層數(shù)翻倍的情況，并且還有SLC、MLC等技術(shù)加持，讓每個(gè)數(shù)據(jù)的單位成本進(jìn)一步縮減。遙想十年前，我們1個(gè)G的固態(tài)都要10元甚至更貴，但是現(xiàn)在幾乎都到了1元1個(gè)G了。

那為何CPU芯片不做成3D呢

那有些小伙伴問(wèn)了，多一層就等于翻了一倍，那我們還研究啥制程了，直接3D CPU和RAM就行了。是的，各家其實(shí)很早就在研究3D堆疊了，但是由于CPU這種元件發(fā)熱量實(shí)在太大，我們家用的抖需要巨大的散熱片和風(fēng)扇來(lái)散熱，而且動(dòng)不動(dòng)就是過(guò)熱降頻，所以做成3D其散熱會(huì)有大問(wèn)題。

另一方面在3D NAND的工藝中，其良率也是一個(gè)大瓶頸，如果在本來(lái)3nm的基礎(chǔ)上還要再來(lái)3D堆疊的工藝，我相信其技術(shù)難度應(yīng)該是目前人類的極限了。所以Intel和AMD等等大廠不是沒(méi)有做，只是目前的材料和工藝還不足以支持3D，不過(guò)倒是有另一種方案是將CPU和SRAM、DRAM堆疊到一起。

(圖源：來(lái)自google搜索，侵刪)

如上圖所示是AMD將HBM2的四層 DRAM die和CPU堆疊到一個(gè)interposer，這個(gè)又被業(yè)內(nèi)稱為：2.5D結(jié)構(gòu)，其將DRAM和CPU距離縮減了非常多，并且其封裝空間縮小了50%。但是在市場(chǎng)看來(lái)其散熱和功率傳輸是一個(gè)嚴(yán)重問(wèn)題，目前看來(lái)這套方案雖然給業(yè)界帶來(lái)了新的思路，但是其引來(lái)的各種問(wèn)題還需要革命性的突破才能破解。

結(jié)語(yǔ)

芯片設(shè)計(jì)和制造本沒(méi)有一蹴而就也沒(méi)有彎道超車，更談不上我們投入了就一定會(huì)有回報(bào)，科學(xué)研究其實(shí)是一個(gè)不斷探索的過(guò)程。在科學(xué)的前沿大家都是摸著石頭過(guò)河，新的技術(shù)會(huì)帶來(lái)變革也會(huì)有新的需要解決的問(wèn)題，或許我們一時(shí)還摸不著頭腦，但是我相信隨著各種技術(shù)的迭代更新終有一日會(huì)有著更快更強(qiáng)的芯片。

原文標(biāo)題：只談納米不談制程的芯片，究竟是不是耍流氓？

文章出處：【微信公眾號(hào)：傳感器技術(shù)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq