在汽車電子中廣為采用的微控制器（MCU）經(jīng)過全速發(fā)展目前遇到了時(shí)間和成本障礙。采用MCU帶來的主要好處一直體現(xiàn)在高水平的系統(tǒng)集成和相對(duì)低的成本。但在使用MCU時(shí)存在遠(yuǎn)超過這些器件本身價(jià)值的額外隱性成本。例如，若選用的器件不具備所需的全部特性，則必須增加外部邏輯、軟件或其它集成器件。

另外，在當(dāng)今汽車領(lǐng)域，終端市場(chǎng)需求的善變更是屢見不鮮，想用的MCU常常無從購買。甚至許多有專門特性和固定數(shù)量專用接口的MCU經(jīng)過短暫的評(píng)估階段后就不再能滿足市場(chǎng)需求，系統(tǒng)供應(yīng)商不得不重新設(shè)計(jì)硬件及編寫相關(guān)軟件，在某些情況甚至必須改變處理器內(nèi)核。

微控制器的兩難處境

微控制器制造商面對(duì)的是影響整個(gè)市場(chǎng)的挑戰(zhàn)。MCU是一種特殊應(yīng)用的產(chǎn)品；因此每一應(yīng)用都需要一款具有不同性能集的新器件。為了使單個(gè)內(nèi)核架構(gòu)能夠服務(wù)更大的市場(chǎng)需求，制造商提供多種規(guī)格、并且具有不同接口和功能的MCU系列產(chǎn)品。在大多數(shù)情況下，該特性集并不能滿足客戶特定需要；

所以對(duì)批量大的客戶需求，不得不圍繞一個(gè)特定內(nèi)核架構(gòu)來衍生出一款具有新接口和新功能的器件。當(dāng)MCU是用制造成本相對(duì)較低的老工藝技術(shù)實(shí)現(xiàn)時(shí)，這種策略是成功的。但隨著系統(tǒng)集成度的提高，先進(jìn)的工藝技術(shù)被越來越多地采用，因此開發(fā)新的MCU變種需要的費(fèi)用非?？捎^。

因只有為數(shù)不多的目標(biāo)市場(chǎng)能提供所需批量，所以為了滿足某個(gè)客戶需求單獨(dú)開發(fā)一款專門器件的作法在經(jīng)濟(jì)上是行不通的。這樣，新MCU就配備起越來越豐富的特性以迎合全部市場(chǎng)需要，其戰(zhàn)略是轉(zhuǎn)向功能更豐富的標(biāo)準(zhǔn)產(chǎn)品而不是特殊應(yīng)用器件。雖然這些標(biāo)準(zhǔn)產(chǎn)品的功能很強(qiáng)大，但其成本也急劇升高，也就更難滿足諸如汽車電子等對(duì)成本很敏感的市場(chǎng)要求。若不消除造成這種兩難局面的根源，我們將束手無策，而根源就是芯片內(nèi)的功能是一成不變的。因此顯然需要一種新的設(shè)計(jì)方法。

靈活MCU的概念

破除該謎局的方法是用FPGA靈活地實(shí)現(xiàn)各功能。FPGA能顯著縮短工程開發(fā)時(shí)間，降低多次硅返工造成的損失，因此它是取代MCU的一個(gè)強(qiáng)有力且可行的替代方案。例如，采用基于FPGA的方法來為汽車音響和導(dǎo)航設(shè)備開發(fā)靈活的圖像系統(tǒng)可將開發(fā)時(shí)間縮短6個(gè)月。

與不具備所需特性的MCU不同，在設(shè)計(jì)過程中，可根據(jù)需要對(duì)FPGA進(jìn)行編程和反復(fù)編程，從而更快地生成原型、加快產(chǎn)品上市進(jìn)度。若需要改變，還可在現(xiàn)場(chǎng)對(duì)FPGA實(shí)施升級(jí)，即使該FPGA已被安裝在產(chǎn)品內(nèi)。汽車圖形控制器是FPGA優(yōu)于傳統(tǒng)MCU的關(guān)鍵應(yīng)用之一。

在汽車市場(chǎng)，雖然在諸如圖形等功能有限的應(yīng)用中采用低成本FPGA的做法已深入人心，但若用可編程器件實(shí)現(xiàn)更復(fù)雜的功能則過于昂貴，原因在于實(shí)現(xiàn)可編程能力對(duì)芯片開銷有巨大要求。但由于目前已能從FPGA無縫轉(zhuǎn)換為結(jié)構(gòu)化ASIC，因此有可能實(shí)現(xiàn)一款既具高性價(jià)比又真正滿足用戶要求的MCU，其特性可以從一個(gè)大的預(yù)先定義好且可擴(kuò)展的構(gòu)建模塊庫中按需索取。

它與傳統(tǒng)MCU的主要區(qū)別是，從原型FPGA到最終MCU可以實(shí)現(xiàn)無縫移植。從靈活的MCU概念上講，CPU和總線架構(gòu)都是唯一的，并且可以根據(jù)特定客戶應(yīng)用要求的實(shí)際功能和特性映射至設(shè)計(jì)。

RISC CPU

在Altera概念中使用的CPU是款軟RISC處理器。但與一般情況不同的是，該處理器并沒構(gòu)建在一個(gè)預(yù)先規(guī)定好且無法改變的芯片內(nèi)。相反，它是根據(jù)系統(tǒng)架構(gòu)師/設(shè)計(jì)工程師借助可用工具定義的規(guī)范自動(dòng)生成的，并與整個(gè)電路所需的其余邏輯一道下載進(jìn)FPGA。因此，可根據(jù)特定應(yīng)用要求并借助相關(guān)的開發(fā)工具對(duì)處理器內(nèi)核進(jìn)行參數(shù)表征。更重要的是，它能實(shí)現(xiàn)真正需要的功能和對(duì)應(yīng)需要的邏輯消耗。

在基于Altera的靈活MCU應(yīng)用中，NiosII嵌入式處理器采用的是具有32位獨(dú)立地址和數(shù)據(jù)總線的標(biāo)準(zhǔn)RISC架構(gòu)。兩條總線都通過獨(dú)立緩存操控，且可連續(xù)獨(dú)立地接入總線系統(tǒng)。最后，由系統(tǒng)架構(gòu)師決定對(duì)程序和數(shù)據(jù)是采用獨(dú)立的存儲(chǔ)空間還是共享存儲(chǔ)器。

Nios？II嵌入式處理器內(nèi)置有一般處理器都有的許多功能單元，但參數(shù)設(shè)置決定其特性。例如硬件乘法器、桶式移位器以及硬件除法器可作為選配功能。指令和數(shù)據(jù)緩存也一樣，其容量可以不同，或被徹底排除在外。

總線架構(gòu)

MCU通常采用單總線架構(gòu)，其中有個(gè)仲裁器用于監(jiān)控作為分布式資源的總線。由于作為系統(tǒng)中心資源的總線將迅速成為瓶頸，這種架構(gòu)存在嚴(yán)重的缺陷。為此，在更新的系統(tǒng)（特別是系統(tǒng)級(jí)芯片實(shí)現(xiàn)）中已采用多層總線架構(gòu)，其中各條總線是并行工作的。目前的FPGA總線架構(gòu)情況基本相同。

區(qū)別在于：在其它多層總線實(shí)現(xiàn)中，采用的層數(shù)是靜態(tài)的；而FPGA總線構(gòu)建方法可按需選擇層數(shù)。當(dāng)考慮電磁兼容性（EMC）和功耗問題時(shí)，有時(shí)使一種外設(shè)模塊工作于與整個(gè)系統(tǒng)其余部分不同的頻率會(huì)帶來額外的好處。例如，使存儲(chǔ)器接口工作在更快速度（而系統(tǒng)其余部分工作在較低時(shí)鐘速率）將相應(yīng)縮短存儲(chǔ)器訪問時(shí)間。另一種情況是在較低時(shí)鐘頻率足夠用的地方整合多個(gè)模塊。

為滿足EMC或功耗要求，采用諸如SOPC Builder等高級(jí)系統(tǒng)設(shè)計(jì)工具可以很容易將這些部件與系統(tǒng)內(nèi)以很高頻率工作的那些部件分離。這種工具可以自動(dòng)生成同步這些不同時(shí)鐘域所需的邏輯，設(shè)計(jì)師只需指明在一個(gè)給定時(shí)鐘域都運(yùn)行著哪些模塊。

在FPGA內(nèi)實(shí)現(xiàn)MCU

因汽車MCU系統(tǒng)的復(fù)雜性比單純圖形控制器要高得多，所以在大多情況下FPGA一般用于原型邏輯生成。由于FPGA具有全面驗(yàn)證、固件開發(fā)及現(xiàn)場(chǎng)測(cè)試的能力，所以選用FPGA進(jìn)行原型生成將極大降低開發(fā)風(fēng)險(xiǎn)。

另外，通過用FPGA進(jìn)行原型生成，設(shè)計(jì)師能以“在系統(tǒng)內(nèi)”的方式運(yùn)行該FPGA，以便利用真實(shí)環(huán)境進(jìn)行驗(yàn)證，從而可能檢測(cè)出在仿真時(shí)沒被發(fā)現(xiàn)的設(shè)計(jì)缺陷。軟件開發(fā)已占整個(gè)開發(fā)周期的大頭。由于軟件開發(fā)要花更長(zhǎng)時(shí)間、需更多資源，因此可以利用原型系統(tǒng)縮短整個(gè)開發(fā)周期并發(fā)現(xiàn)設(shè)計(jì)缺陷、兼容性問題，并通過新的硬件功能來支持無法用軟件正確處理或?qū)崿F(xiàn)的功能。

用實(shí)際系統(tǒng)進(jìn)行現(xiàn)場(chǎng)測(cè)試有助于發(fā)現(xiàn)在實(shí)驗(yàn)室無法發(fā)現(xiàn)的系統(tǒng)或器件缺陷。在許多情況下，銷售人員為說服客戶提前下單，演示系統(tǒng)必不可少。還可能需要在原始規(guī)范中沒有的新特性和新功能。無論是為了發(fā)現(xiàn)新的缺陷還是增加新的功能，都可以快速修改FPGA原型，而無需花費(fèi)巨額的一次性工程成本或忍受漫長(zhǎng)的制造周期。靈活MCU概念中的最后步驟是ASIC開發(fā)。

一旦建造并測(cè)試完原型系統(tǒng)，則可著手將設(shè)計(jì)轉(zhuǎn)換為結(jié)構(gòu)化ASIC。例如，若采用Altera器件，則設(shè)計(jì)立即被轉(zhuǎn)換為HardCopy？結(jié)構(gòu)化ASIC器件。與其它結(jié)構(gòu)化ASIC不同，采用這種設(shè)計(jì)流程無需重新進(jìn)行設(shè)計(jì)綜合或花費(fèi)額外的驗(yàn)證周期，因?yàn)檫@些器件采用與其FPGA器件相同的構(gòu)建模塊。采用這種結(jié)構(gòu)化ASIC流程提供的快速周轉(zhuǎn)時(shí)間能讓設(shè)計(jì)師快速確認(rèn)FPGA邏輯，從而實(shí)現(xiàn)快速、低成本的轉(zhuǎn)換。

靈活MCU小結(jié)

下一代汽車電子系統(tǒng)需要高度專用、成本優(yōu)化的器件以滿足市場(chǎng)需求。考慮到先進(jìn)工藝技術(shù)開發(fā)成本的急劇增長(zhǎng)，傳統(tǒng)MCU的特殊化工作不再具有商業(yè)意義。

功能豐富且面向廣泛應(yīng)用市場(chǎng)的器件常常因太過昂貴而沒有出路。取而代之的是靈活MCU概念，通過實(shí)現(xiàn)FPGA原型，它能為特定應(yīng)用開發(fā)正確合適的MCU。驗(yàn)證、軟件開發(fā)和現(xiàn)場(chǎng)測(cè)試可以在設(shè)計(jì)完成后立即進(jìn)行，甚至可以并行進(jìn)行。為進(jìn)行批量生產(chǎn)，F(xiàn)PGA設(shè)計(jì)可以被直接映射為一個(gè)結(jié)構(gòu)化ASIC，無需重新綜合或額外驗(yàn)證。采用上述方法創(chuàng)建針對(duì)應(yīng)用優(yōu)化了的汽車MCU與目前使用固定功能MCU的方法相比，所需時(shí)間要短得多，成本也低得多。

圖1：這種汽車信息娛樂平臺(tái)具有多個(gè)子系統(tǒng)以及可擴(kuò)展的接口與功能

圖2：FPGA到ASIC整合之路使MCU的性能和特性得以顯著提升（下方X軸）

編輯：jq