如何采用ADI的解決方案開發(fā)UHFRFID讀卡器射頻前端

超高頻射頻識別(UHFRFID)系統(tǒng)已廣泛應(yīng)用于資產(chǎn)管理、服裝零售等領(lǐng)域。近年來，它們在無人售貨超市和汽車電子標(biāo)識應(yīng)用方面也獲得了廣泛的關(guān)注。ADI基于其信號鏈的UHFRFID讀卡器射頻前端的兩種實(shí)現(xiàn)方法。一種實(shí)現(xiàn)方法基于ADF9010和AD9963，另一種則基于AD9361。其中基于AD9361的解決方案大大降低了設(shè)計(jì)復(fù)雜度，減少了組件數(shù)量和板空間。

使用ADF9010和AD9963的UHFRFID讀卡器RF前端。

使用AD9361的UHFRFID讀卡器RF前端的框圖

產(chǎn)品推薦——AD9361

AD9361是一款面向3G和4G基站應(yīng)用的高性能、高集成度的射頻(RF)Agile Transceiver捷變收發(fā)器。該器件的可編程性和寬帶能力使其成為多種收發(fā)器應(yīng)用的理想選擇。該器件集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器提供可配置數(shù)字接口，從而簡化設(shè)計(jì)導(dǎo)入。AD9361接收器LO工作頻率范圍為70 MHz至6.0 GHz，發(fā)射器LO工作頻率范圍為47 MHz至6.0 GHz，涵蓋大部分特許執(zhí)照和免執(zhí)照頻段，支持的通道帶寬范圍為200 kHz以下至56 MHz。

設(shè)計(jì)具有高電壓 VCO 的高性能鎖相環(huán)

隨著特征尺寸在集成電路工藝中不斷縮小，器件電源電壓也呈現(xiàn)出下降趨勢。然而，作為PLL的關(guān)鍵元件，壓控振蕩器(VCO)的實(shí)用技術(shù)的使用并沒有以同樣快的速度下行。許多高性能VCO設(shè)計(jì)仍然采用可能需要高達(dá)30V電源電壓的離散電路來實(shí)現(xiàn)。這給當(dāng)今的PLL或RF系統(tǒng)設(shè)計(jì)師帶來了嚴(yán)峻的挑戰(zhàn)：將低電壓PLL IC與更高電壓的VCO連接在一起。

ADF4350PLL頻率合成器結(jié)構(gòu)框圖

產(chǎn)品推薦——ADF4350

ADF4350結(jié)合外部環(huán)路濾波器和外部基準(zhǔn)頻率使用時(shí)，可實(shí)現(xiàn)小數(shù)N分頻或整數(shù)N分頻鎖相環(huán)(PLL)頻率合成器。

ADF4350具有一個(gè)集成電壓控制振蕩器(VCO)，其基波輸出頻率范圍為2200 MHz至4400 MHz。此外，利用1/2/4/8/16分頻電路，用戶可以產(chǎn)生低至137.5 MHz的RF輸出頻率。對于要求隔離的應(yīng)用，RF輸出級可以實(shí)現(xiàn)靜音。靜音功能既可以通過引腳控制，也可以通過軟件控制。

創(chuàng)新集成收發(fā)器簡化2G至5G基站接收器設(shè)計(jì)

基站接收器設(shè)計(jì)是一項(xiàng)艱巨的任務(wù)。典型接收器組件包括混頻器、低噪聲放大器 (LNA) 和模數(shù)轉(zhuǎn)換器 (ADC) 等，這些器件隨著時(shí)間推移而不斷改善。但是，架構(gòu)的改變卻不大。架構(gòu)選擇的局限性阻礙了基站設(shè)計(jì)人員向市場推出差異化產(chǎn)品的努力。最近的產(chǎn)品開發(fā)，特別是集成收發(fā)器，顯著降低了最具挑戰(zhàn)性的基站接收器設(shè)計(jì)的一些限制。此類收發(fā)器提供的新基站架構(gòu)使得基站設(shè)計(jì)人員能夠有更多選擇和方法來實(shí)現(xiàn)產(chǎn)品差異化。

典型收發(fā)器/接收器信號鏈?zhǔn)疽鈭D

產(chǎn)品推薦——ADRV9009

ADRV9009是一款高集成度射頻(RF)、捷變收發(fā)器，提供雙通道發(fā)射器和接收器、集成式頻率合成器以及數(shù)字信號處理功能。這款I(lǐng)C具備多樣化的高性能和低功耗組合，以滿足3G、4G和5G宏蜂窩時(shí)分雙工(TDD)基站應(yīng)用要求。

責(zé)任編輯：lq6