發(fā)現(xiàn)相位噪聲、鎖定時間或雜散問題請檢查鎖相環(huán)的環(huán)路濾波器帶寬
作為最重要的設(shè)計參數(shù)之一，選擇環(huán)路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優(yōu)環(huán)路帶寬BWJIT也是數(shù)據(jù)轉(zhuǎn)換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優(yōu)環(huán)路帶寬。
圖1中，鎖相環(huán)(PLL)與壓控振蕩器(VCO)噪聲交叉處的偏移，BWJIT（約為140kHz）通過減少曲線下方的面積來優(yōu)化抖動。
盡管此帶寬BWJIT對抖動而言是最優(yōu)的，但對于相位噪聲、鎖定時間或雜散卻并非如此。表1給出了環(huán)路帶寬對這些性能指標的影響的大致參考。
| 性能指標 | 最優(yōu)帶寬 | 備注 |
| 抖動 | BWJIT | 最優(yōu)值一般為BWJIT。在低集成限制更高的一些情況下，有時較窄的環(huán)路帶寬實際上效果更好。 |
| 鎖定時間 | 無限 | VCO鎖定時間隨著環(huán)路帶寬的增加而提高，但有時會受到VCO校準時間（用于集成VCO）的限制，或因VCO輸入電容等寄生電容而使帶寬無法增加。 |
| 雜散 | 0Hz | 一般而言環(huán)路帶寬越窄，雜散越好，但有時會由環(huán)路濾波器周圍來自主板或芯片上的串擾所主導。 |
| 相位噪聲 | 0Hz或無限 |
如果相位噪聲低于最優(yōu)抖動帶寬，相位噪聲會隨著帶寬的變寬而增大，直到變成僅為輸入基準和PLL造成的噪聲。 如果相位噪聲偏移大于最優(yōu)抖動帶寬，相位噪聲會隨著環(huán)路帶寬的變窄而增大，直到變成僅為獨立的VCO噪聲。 |
表1：環(huán)路帶寬對關(guān)鍵參數(shù)的影響
為了說明表1，圖2中的模擬顯示了變化的環(huán)路帶寬的影響。鎖定時間與抖動標準化指標為圖2中從最小值增加的百分比。雜散與相位噪聲指標為圖2中從最小值增加的分貝。
如圖1所預測，環(huán)路帶寬為140kHz左右時，最優(yōu)抖動確實為最佳。環(huán)路帶寬超出此范圍會有利于鎖定時間和10kHz相位噪聲，但是會降低雜散和1MHz偏移的相位噪聲。
因此，選擇環(huán)路帶寬的一種較好的方法是先選擇最優(yōu)抖動帶寬（BWJIT），然后增加帶寬提高鎖定時間或低頻偏相位噪聲，或者降低帶寬提高高頻偏相位噪聲或雜散。
選擇正確的環(huán)路帶寬遇到問題？登錄并在下方評論。
審核編輯：金巧
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
振蕩器
+關(guān)注
關(guān)注
28文章
4195瀏覽量
143205 -
噪聲
+關(guān)注
關(guān)注
13文章
1162瀏覽量
49448 -
模擬
+關(guān)注
關(guān)注
7文章
1447瀏覽量
85524
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
利用鑒相鑒頻器擴展鎖相環(huán)的捕獲范圍
本文將了解如何用鑒相/鑒頻器（PFD）替代普通鑒相器，以擴展鎖相環(huán)（PLL）的捕獲范圍。
高性能低噪聲鎖相環(huán)LTC6948：設(shè)計與應用全解析
的高性能、低噪聲的6.39GHz鎖相環(huán)，看看它究竟有何獨特之處，以及在實際設(shè)計中如何發(fā)揮其優(yōu)勢。 文件下載： LTC6948.pdf 一、LTC6948概述 LTC6948是一款集成了VCO的高性能低噪聲
相位噪聲的產(chǎn)生原因和應用場景
在音頻研發(fā)行業(yè)，相位噪聲是一個基本概念。相位噪聲廣泛存在于整個音頻時鐘鏈路中，如晶振、鎖相環(huán)、頻率合成器等頻率信號源。它是信號源輸出信號的
Altera公司鎖相環(huán)IP核介紹
鎖相環(huán)(PLL，Phase Lock Loop)的主要作用是實現(xiàn)輸出時鐘對輸入?yún)⒖紩r鐘的相位與頻率的精確跟蹤和同步。鎖相環(huán)(PLL)的主要模塊包括相位頻率檢測
相位噪聲分析儀（相噪儀）使用與選型指南
相位噪聲分析儀功能強大，例如安鉑克科技APPH系列用于評估信號源（晶體振蕩器、VCO、發(fā)射器、鎖相環(huán)、頻率合成器等，范圍從 VHF 到微波頻
TLC2932A高性能鎖相環(huán)芯片詳解：設(shè)計與應用指南
TLC2932A高性能鎖相環(huán)芯片詳解：設(shè)計與應用指南 在電子設(shè)計領(lǐng)域，鎖相環(huán)（PLL）是一種至關(guān)重要的電路，它能夠?qū)崿F(xiàn)信號的相位同步和頻率合成，廣泛應用于通信、雷達、儀器儀表等眾多領(lǐng)域。今天要給大家
探索TLC2933A高性能鎖相環(huán)：特性、應用與設(shè)計要點
，了解其特性、工作原理及應用中的設(shè)計要點。 文件下載： tlc2933a.pdf 一、TLC2933A概述 TLC2933A專為鎖相環(huán)系統(tǒng)設(shè)計，主要由電壓控制振蕩器（VCO）和邊緣觸發(fā)型相位頻率檢測
?CDCVF2510 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán) （PLL） 時鐘驅(qū)動器。它使用鎖相環(huán) （PLL） 將反饋 （FBOUT） 輸出與時鐘 （CLK） 輸入信號在頻率和相位上精確對
?CDC516 3.3V相位鎖定環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
CDC516 是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用鎖相環(huán) （PLL） 將反饋輸出 （FBOUT） 與時鐘 （CLK） 輸入信號在頻率和相位上精確對齊。它專為與同步 D
?LMX2487E 高性能雙鎖相環(huán)頻率合成器技術(shù)文檔摘要
晶圓加工中的溫度和變化。LMX2487E Δ-Σ 調(diào)制器是可編程的 高達四階，允許設(shè)計人員選擇最佳調(diào)制器階數(shù)以適應 系統(tǒng)的相位噪聲、雜
基于鎖相環(huán)的無軸承同步磁阻電機無速度傳感器檢測技術(shù)
使用場合。為實現(xiàn)無軸承同步磁阻電機高速超高速、低成本、實用化運行，提出了一種基于鎖相環(huán)法的無速度傳感自檢測技術(shù)。通過應用鎖相環(huán)原理，設(shè)計出無軸承同步磁阻電機無速度傳感器，并基于 Matlab
發(fā)表于 07-29 16:22
【RK3568+PG2L50H開發(fā)板實驗例程】FPGA部分 | Pango 的時鐘資源——鎖相環(huán)
： Window11 PDS2022.2-SP6.4
芯片型號： PG2L50H-484
2.實驗原理
2.1. PLL 介紹
鎖相環(huán)作為一種反饋控制電路，其特點是利用外部輸入的參考信號來控制環(huán)路內(nèi)部
發(fā)表于 07-10 10:28
高壓放大器在鎖相環(huán)穩(wěn)定重復頻率研究中的應用
頻率的鎖相環(huán)理論和關(guān)鍵器件，以及結(jié)果分析。 測試設(shè)備： 高壓放大器、光電探測器、低通濾波器、比例積分控制器、PZT等。 圖1：穩(wěn)定重復頻率的鎖相環(huán)
收藏！一款高性能轉(zhuǎn)換器的設(shè)計指導
鏡像混疊片段（參見圖5）。
圖5.近載波相位噪聲確定主頻帶周圍的FFT頻帶的幅度。
在精密ADC中，通?？梢砸蕾?b class='flag-5'>相位噪聲的自然衰減特性而不提供任何時鐘抗混疊
發(fā)表于 06-05 11:20
Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊
Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO)，是5G或數(shù)據(jù)轉(zhuǎn)換器時鐘
評論