一簡介

PCB 布局和參考回流路徑的設(shè)計(jì)在電路的 EMC 性能中都是至關(guān)重要的因素，且對于電源轉(zhuǎn)換電路來說尤其重要。因此設(shè)計(jì)初期將回流路徑可視化是重要的一個環(huán)節(jié)，通過將回流路徑可視化，可以輔助設(shè)計(jì)和控制整個回路的區(qū)域。

可視化回流路徑可以直觀看到整個信號或者電源的工作區(qū)域，從而找到減少回路感抗和高頻阻抗的方法。在單層PCB設(shè)計(jì)時，我們沒有完整的地返回平面，有時這就需要引用額外的去耦電容或者“飛線”，以便減少回路面積。圖1為一個飛線的例子。

圖1：單層飛線連接GND

在兩層板中，相對于單層板具有更多的優(yōu)勢，因?yàn)閷优c層之間走線可以由過孔連接，并優(yōu)化回路面積。圖 2 顯示了在頂層和底層通過過孔連接GND,并改善回流路徑的示例。

圖2兩層板示意圖

有時在做PCB設(shè)計(jì)的時候會建議割地處理（例如模擬和數(shù)字地），但根據(jù)我們的經(jīng)驗(yàn)，這樣做往往會導(dǎo)致額外的EMC問題。

二可視化完整的回流路徑

在設(shè)計(jì)過程中，我們建議將所有電源和信號路徑的正向和返回電流分三步繪制。步驟 1：在原理圖上繪制的完整的電源路徑。第2步：在PCB圖上同樣繪制電源路徑。步驟 3：根據(jù)上面兩步的結(jié)果，優(yōu)化 PCB 布局和最小化環(huán)路面積。

在討論DC-DC電路設(shè)計(jì)時，回流路徑的設(shè)計(jì)一直是關(guān)注的重點(diǎn)。如圖 3 所示，一款DC-DC降壓電路的原理圖和PCB布局。圖 3a：原理圖。圖 3b：PCB。

圖 3：a）原理圖 b）PCB

對圖3電路可視化回流路徑，參考圖4。電流的正向路徑為ABCD ，電流返回路徑為EFG 。

圖4：PCB的輸出濾波部分

在直流或低頻（低于100kHz ），電流會沿著阻值最小的路徑返回源端。在較高頻率下，回流信號會走感抗最小路徑。該感抗由電流的正向和返回路徑所形成的環(huán)路面積決定。當(dāng)回流路徑直接位于電流正向路徑下方時，此時整個環(huán)路面積最小，感抗也最小。這意味著如果有完整的地平面，高頻電流會直接在正向路徑下方的地平面回流到源端，如圖 4 所示。

接下來，讓我們看看圖 5 所示。

圖5：DC-DC濾波電路PCB

如圖所示，我們假設(shè)電流路徑從 U1（DC-DC芯片）的 Vin 開始。在這種情況下，高頻電流有多個可能的返回路徑。高頻電流會根據(jù)頻率不同選擇經(jīng)過C7,C8或C9返回芯片源端，如圖5所示。例如，100MHz 的噪聲可能會選擇通過較小容值的C9回流，而較低頻率的噪聲（例如 500kHz）可能會選擇通過較大容值的 C7 或 C8回流。

三經(jīng)驗(yàn)法則

為了減少了電流環(huán)路面積，并有助于減少開關(guān)電源的輻射和傳導(dǎo)發(fā)射，有以下是幾個 EMC 經(jīng)驗(yàn)法則：

1.在可能的情況下，在信號層底下保持完整的參考平面

2.將去耦和旁路電容盡可能靠近 IC 引腳放置。

3. 高速信號線盡量短，且挨著地線布線，以確保低阻抗路徑（最小環(huán)路面積）。

4.在內(nèi)部開關(guān)和續(xù)流二極管之間放置RC吸收電路，且吸收電路走線盡量短。

5.在開關(guān)元件（IC、電感等）下方鋪設(shè)完整參考平面。

———— / END / ————

溫馨提示

如果你喜歡本文，請分享到朋友圈，想要獲得更多信息，請關(guān)注我。

更多精彩推薦，請關(guān)注我們 ▼

韜略科技

原文標(biāo)題：PCB 布局注意事項(xiàng)

文章出處：【微信公眾號：韜略科技EMC】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

審核編輯：湯梓紅