什么是低電平有效？為什么要低電平有效呢
什么是低電平有效
首先這是一個(gè)輸入引腳才存在有效這個(gè)溫暖體。低電平有效表示這個(gè)當(dāng)這個(gè)引腳上電壓為低（0-2V）時(shí)，這個(gè)腳的功能觸發(fā)（當(dāng)然要把引腳功能選擇為對(duì)應(yīng)的功能）。
為什么要低電平有效
在數(shù)字系統(tǒng)中，比較容易出現(xiàn)在低電平上疊加一個(gè)噪聲正脈沖。如果采用高電平有效的方式，就可能在無(wú)效的低電平上，出現(xiàn)高電平噪聲，從而使某個(gè)信號(hào)在不應(yīng)當(dāng)有效的時(shí)候，出現(xiàn)有效的高電平。而在高電平上，出現(xiàn)一個(gè)負(fù)噪聲脈沖，從而導(dǎo)致某個(gè)信號(hào)在不應(yīng)當(dāng)有效的時(shí)候，出現(xiàn)有效的低電平的幾率，要小得多。所以在數(shù)字系統(tǒng)中，大多數(shù)信號(hào)的有效電平為低電平。
且低電平時(shí)電路的阻抗低，噪聲造成的電平變化小，也就是說(shuō)，抗干擾能力更強(qiáng)。
本文綜合整理自nereus78e904、fml003、xiaofeng06、盲文
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
脈沖
+關(guān)注
關(guān)注
20文章
911瀏覽量
100078 -
引腳
+關(guān)注
關(guān)注
16文章
2120瀏覽量
56053 -
低電平
+關(guān)注
關(guān)注
1文章
238瀏覽量
14034
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
【求助】Proteus 8.17SP5中STM32 HAL庫(kù) HAL_GPIO_ReadPin讀不出低電平！
Outputmode，內(nèi)部上拉，初始高電平。
代碼如下：
?
?編輯?
? Proteus 8.17SP5仿真電路圖如下：
?編輯
按下Button按鈕，Proteus 8.17SP5的PB7顯示【藍(lán)色】標(biāo)記，但是HAL_GPIO_ReadPin函數(shù)還是不返回低電平。
發(fā)表于 01-30 16:45
AD636：低電平真有效值轉(zhuǎn)直流轉(zhuǎn)換器的卓越之選
AD636：低電平真有效值轉(zhuǎn)直流轉(zhuǎn)換器的卓越之選 在電子工程師的日常設(shè)計(jì)工作中，準(zhǔn)確測(cè)量交流信號(hào)的有效值至關(guān)重要。而ADI公司的AD636低電平真有
一個(gè)MOSFET電平轉(zhuǎn)換電路原理
電路原理很簡(jiǎn)單，分兩種情況：
1.從A到B
A為高電平時(shí)，MOS管關(guān)斷，B端通過(guò)上拉，輸出高電平；
A為低電平時(shí)，MOS管內(nèi)的體二極管導(dǎo)通，使MOS管的S極被拉低，從而使Vgs
發(fā)表于 12-04 06:27
?NL27WZ125 3態(tài)低電平使能雙路緩沖器技術(shù)解析與應(yīng)用指南
安森美 NL27WZ125 3態(tài)低電平使能雙路緩沖器是MiniGate? 高性能雙路非反相緩沖器，工作采用1.65V至5.5V電源。這些器件具有幾乎為零的靜態(tài)供電電流，大大降低了系統(tǒng)功率要求
?SN74LV8T273-Q1 汽車(chē)級(jí)八路D型觸發(fā)器數(shù)據(jù)手冊(cè)總結(jié)
SN74LV8T273-Q1 包含 8 個(gè)正邊沿觸發(fā)的 D 型觸發(fā)器，具有直接低電平有效清除 （CLR） 輸入。
滿(mǎn)足建立時(shí)間要求的數(shù)據(jù) （D） 輸入端的信息傳輸?shù)綍r(shí)鐘 （CLK） 脈沖正向沿
?SN74LV8T273 八路D型觸發(fā)器技術(shù)文檔總結(jié)
該SN74LV8T273包含八個(gè)正邊沿觸發(fā)的D型觸發(fā)器，具有直接的低電平有效清除（CLR）輸入。
滿(mǎn)足建立時(shí)間要求的數(shù)據(jù) （D） 輸入端的信息傳輸?shù)綍r(shí)鐘 （CLK） 脈沖正向沿的 Q 輸出
請(qǐng)問(wèn)為什么M0519引腳的某些部分在配置為GPIO功能后無(wú)法將輸出控制到高電平或低電平狀態(tài)？
為什么M0519引腳的某些部分在配置為GPIO功能后無(wú)法將輸出控制到高電平或低電平狀態(tài)？
發(fā)表于 08-27 15:00
當(dāng)I/O上電初始配置為準(zhǔn)高電平時(shí)，需要多少個(gè)下拉電阻來(lái)保持I/O低電平？
當(dāng)I/O上電初始配置為準(zhǔn)高電平時(shí)，需要多少個(gè)下拉電阻來(lái)保持I/O低電平？
發(fā)表于 08-26 07:40
復(fù)位引腳保持低電平邏輯以觸發(fā)MCU復(fù)位需要多長(zhǎng)時(shí)間？
復(fù)位引腳保持低電平邏輯以觸發(fā)MCU復(fù)位需要多長(zhǎng)時(shí)間？
發(fā)表于 08-25 06:16
當(dāng)I/O上電初始配置為準(zhǔn)高電平時(shí)，需要多少個(gè)下拉電阻來(lái)保持I/O低電平呢？
當(dāng)I/O上電初始配置為準(zhǔn)高電平時(shí)，需要多少個(gè)下拉電阻來(lái)保持I/O低電平？
發(fā)表于 08-21 07:54
請(qǐng)問(wèn)復(fù)位引腳保持低電平邏輯以觸發(fā)MCU復(fù)位需要多長(zhǎng)時(shí)間？
復(fù)位引腳保持低電平邏輯以觸發(fā)MCU復(fù)位需要多長(zhǎng)時(shí)間？
發(fā)表于 08-21 06:01
什么情況會(huì)導(dǎo)致BUFFER_RYD一直為低電平？
一直為低電平
按照“Detailed LVDS transaction diagram”中的流程，在完成“PHY and LINK training”后，BUFFER_RDY信號(hào)應(yīng)該從低電平拉升
發(fā)表于 08-14 06:21
Texas Instruments SN74LV8T541-EP八通道緩沖器和線路驅(qū)動(dòng)器數(shù)據(jù)手冊(cè)
Texas Instruments SN74LV8T541-EP八路緩沖器/線路驅(qū)動(dòng)器包含八個(gè)具有3態(tài)輸出的緩沖器。低電平有效輸出能夠使引腳（OE1和OE2）配置為使輸出都必須為低電平才能有效
使用CYUSB3014作為同步從設(shè)備FIFO，什么情況會(huì)導(dǎo)致FLAG跌至低電平而無(wú)法恢復(fù)正常呢？
我的客戶(hù)使用 CYUSB3014 作為同步從設(shè)備 FIFO。
當(dāng)同步從 FIFO 中傳輸特定數(shù)量的圖像數(shù)據(jù)時(shí)，F(xiàn)LAG 保持低電平。
對(duì)此，什么情況會(huì)導(dǎo)致FLAG跌至低電平而無(wú)法恢復(fù)正常呢？ 另外，應(yīng)該去哪里檢查
發(fā)表于 05-12 06:09
評(píng)論