Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些邏輯輸入懸空而導(dǎo)致Implementation的opt_design時(shí)會(huì)錯(cuò)，比如：
報(bào)的錯(cuò)誤是dac_spi_i0/bit_cnt[4]_i_4的這個(gè)LUT有個(gè)輸入懸空了，這個(gè)工程的邏輯比較簡(jiǎn)單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復(fù)雜，在很內(nèi)部的一個(gè)LUT的輸入懸空了，找起來(lái)就很費(fèi)勁了。
筆者碰到的問(wèn)題是在vivado的axi-interconnect ip中報(bào)了這個(gè)錯(cuò)誤，而且是ip內(nèi)部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過(guò)vivado提供了tcl指令可以幫我們快速找到這個(gè)LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就會(huì)快速定位到schematic中的位置：
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
指令
+關(guān)注
關(guān)注
1文章
624瀏覽量
37676 -
邏輯
+關(guān)注
關(guān)注
2文章
834瀏覽量
30200 -
Vivado
+關(guān)注
關(guān)注
19文章
860瀏覽量
71428
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
2026年，如何快速找到適合你企業(yè)的AI+MES切入點(diǎn)？
2026年，成功的制造企業(yè)不再是那些擁有最多機(jī)器人的企業(yè)，而是那些能夠利用AI+MES系統(tǒng)，讓數(shù)據(jù)在生產(chǎn)全流程中自動(dòng)流動(dòng)、自動(dòng)決策、自動(dòng)優(yōu)化的企業(yè)。對(duì)于管理者而言，現(xiàn)在的核心任務(wù)不是“要不要做”，而是“如何快速找到適合自身行業(yè)的
Vivado中IP核被鎖定的解決辦法
當(dāng)使用不同版本的Vivado打開工程時(shí)，IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景
在Vivado的時(shí)序約束中，-invert是用于控制信號(hào)極性的特殊參數(shù)，應(yīng)用于時(shí)鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定信號(hào)的有效邊沿或邏輯極性。
vivado的hardware manager找不到HummingBird Evaluation kit，是什么原因？
購(gòu)買了HummingBird Evaluation kit，按照書本的指示，
（1）連接FPGA JTAG
（2）連接電源，并上電
（3）打開vivado，并進(jìn)入Hardware manager，發(fā)現(xiàn)沒(méi)有找到HummingBird Evaluation kit
可能的原因
發(fā)表于 11-05 07:11
Hbirdv2在vivado2018.3上的仿真工作
=hbird-e200 CORE=e203 DOWNLOAD=itcm USE_NANO=1 NANO_PFLOAT=0（注意：DOWNLOAD=itcm必須改為itcm，因?yàn)樵?b class='flag-5'>vivado中仿真時(shí)我們
發(fā)表于 10-31 08:43
在VIVADO中對(duì)NICE進(jìn)行波形仿真的小問(wèn)題的解決
https://www.rvmcu.com/community-topic-id-386.html
以上鏈接為如何生成.verilog，并在VIVADO中生成波形的例子。我們?cè)趯?shí)踐過(guò)程中，發(fā)現(xiàn)了兩個(gè)
發(fā)表于 10-27 06:41
vcs和vivado聯(lián)合仿真
文檔中明確描述vivado2021.2版本對(duì)應(yīng)VCS的版本是2020.12，由于license問(wèn)題所以選擇vcs2018的版本；雖然目前與官方的版本不匹配，但是不影響正常使用；
使用tcl界面
發(fā)表于 10-24 07:28
如何在vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷
vivado仿真運(yùn)行判斷狀態(tài)是否正確。
獲取二進(jìn)制代碼
在Nucleistudio中打開相關(guān)項(xiàng)目的Properties，按路徑打開C/C++ Build ->setting，找到
發(fā)表于 10-24 06:46
在vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷
vivado仿真運(yùn)行判斷狀態(tài)是否正確。
獲取二進(jìn)制代碼
在Nucleistudio中打開相關(guān)項(xiàng)目的Properties，按路徑打開C/C++ Build ->setting，找到
發(fā)表于 10-24 06:31
rt_object_get_information獲取到的鏈表為空怎么解決？
rtt啟動(dòng)過(guò)程，在初始化堆的時(shí)候，進(jìn)入rt_object_init，調(diào)用rt_object_get_information獲取到的鏈表為空，導(dǎo)致系統(tǒng)起不來(lái)。
發(fā)表于 10-11 11:44
vivado仿真時(shí)GSR信號(hào)的影響
利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí)，寫完設(shè)計(jì)代碼和仿真代碼后，點(diǎn)擊run simulation（啟動(dòng)modelsim進(jìn)行仿真）。
Vivado無(wú)法選中開發(fā)板的常見原因及解決方法
對(duì)應(yīng)的器件信息和約束文件（XDC），大大簡(jiǎn)化工程初始化流程。然而，在某些情況下，我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無(wú)法選中目標(biāo)開發(fā)板，導(dǎo)致只能手動(dòng)選擇器件。那么，遇到這種情況該如何處理呢？
\"module object has no attribute load\"這個(gè)怎么解決？
\"module object has no attribute load\"這個(gè)怎么解決
發(fā)表于 06-19 07:03
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
評(píng)論