在開發(fā)FPGA綁定管腳時(shí),經(jīng)常會(huì)看到HP Bank、HR Bank和HD Bank,它們分別是什么意思?分別可以適用于哪些應(yīng)用個(gè)???
首先我們要明確一點(diǎn),這幾個(gè)概念都是在7系列之后才有的,其中7系列的FPGA中有HP Bank和HR Bank,UltraScale FPGA有HP Bank、HR Bank和HD Bank,但并不是一個(gè)FPGA中會(huì)同時(shí)包含HP/HR/HD Bank。
HP:High Performance
HR:High Range
HD:High Density
HP Bank,從名字就可以看出來,應(yīng)用于高性能也就是速度比較高的場(chǎng)景,比如DDR或者其它高速差分總線(不是gtx),由于速率比較高,Bank電壓最高也只能到1.8V。
HR Bank表示支持wider range of I/O standards,最高能夠支持到3.3V的電壓。
HD Bank應(yīng)用于低速I/O的場(chǎng)景,最高速率限制在250M以內(nèi),最高電壓也是支持到3.3V
Kintex UltraScale 和Virtex UltraScale中有HP Bank和HR Bank,Virtex UltraScale+系列中只有HP Bank,Zynq UltraScale+ MPSoC 和Kintex UltraScale+ 系列包含HP和HR Bank。
由于應(yīng)用場(chǎng)景不同,支持的IO原語也有差異,下圖是7系列FPGA HP Bank和HR Bank支持的特性:

下圖是UltraScale系列FPGA HP Bank和HR Bank支持的特性:

HD Bank由于相對(duì)特殊一些,單獨(dú)列了出來:

在UG575中也可以看到不同的FPGA中HR、HP和HD Bank的IO數(shù)量:

這里我們講到了7系列和UltraScale系列,就順便提一下UltraScale系列相對(duì)7系列的新的feature:

審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1664文章
22509瀏覽量
639606 -
電壓
+關(guān)注
關(guān)注
45文章
5793瀏覽量
122424 -
管腳
+關(guān)注
關(guān)注
1文章
230瀏覽量
33916
發(fā)布評(píng)論請(qǐng)先 登錄
FPGA ZYNQ中PS與PL交互的HP接口詳解
Xilinx FPGA中的混合模式時(shí)鐘管理器MMCME2_ADV詳解
深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想電源管理方案
LAT1596 一文說明白 STM32G4 雙 Bank 啟動(dòng)與升級(jí)
Xilinx FPGA輸入延遲原語介紹
Xilinx FPGA中IDELAYCTRL參考時(shí)鐘控制模塊的使用
針對(duì)雙bank和單bank的使用方法建議
使用Xilinx 7系列FPGA的四位乘法器設(shè)計(jì)
Xilinx FPGA串行通信協(xié)議介紹
請(qǐng)問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?
HR1124S/HR1154D:直流電機(jī)驅(qū)動(dòng)的高效安全之選
HR8833雙通道電機(jī)驅(qū)動(dòng)方案詳解
一文詳解xilinx 7系列FPGA配置技巧
Xilinx FPGA中HP/HR/HD Bank的用途
評(píng)論