日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA中HP/HR/HD Bank的用途

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-26 16:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在開發(fā)FPGA綁定管腳時(shí),經(jīng)常會(huì)看到HP Bank、HR Bank和HD Bank,它們分別是什么意思?分別可以適用于哪些應(yīng)用個(gè)???

首先我們要明確一點(diǎn),這幾個(gè)概念都是在7系列之后才有的,其中7系列的FPGA中有HP Bank和HR Bank,UltraScale FPGA有HP Bank、HR Bank和HD Bank,但并不是一個(gè)FPGA中會(huì)同時(shí)包含HP/HR/HD Bank。

HP:High Performance

HR:High Range

HD:High Density

HP Bank,從名字就可以看出來,應(yīng)用于高性能也就是速度比較高的場(chǎng)景,比如DDR或者其它高速差分總線(不是gtx),由于速率比較高,Bank電壓最高也只能到1.8V。

HR Bank表示支持wider range of I/O standards,最高能夠支持到3.3V的電壓。

HD Bank應(yīng)用于低速I/O的場(chǎng)景,最高速率限制在250M以內(nèi),最高電壓也是支持到3.3V

Kintex UltraScale 和Virtex UltraScale中有HP Bank和HR Bank,Virtex UltraScale+系列中只有HP Bank,Zynq UltraScale+ MPSoC 和Kintex UltraScale+ 系列包含HP和HR Bank。

由于應(yīng)用場(chǎng)景不同,支持的IO原語也有差異,下圖是7系列FPGA HP Bank和HR Bank支持的特性:

Xilinx FPGA中HP/HR/HD Bank的用途

下圖是UltraScale系列FPGA HP Bank和HR Bank支持的特性:

Xilinx FPGA中HP/HR/HD Bank的用途

HD Bank由于相對(duì)特殊一些,單獨(dú)列了出來:

Xilinx FPGA中HP/HR/HD Bank的用途

在UG575中也可以看到不同的FPGA中HR、HP和HD Bank的IO數(shù)量:

Xilinx FPGA中HP/HR/HD Bank的用途

這里我們講到了7系列和UltraScale系列,就順便提一下UltraScale系列相對(duì)7系列的新的feature:

Xilinx FPGA中HP/HR/HD Bank的用途

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22509

    瀏覽量

    639606
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5793

    瀏覽量

    122424
  • 管腳
    +關(guān)注

    關(guān)注

    1

    文章

    230

    瀏覽量

    33916
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA ZYNQPS與PL交互的HP接口詳解

    該工程實(shí)現(xiàn)了PL通過HP接口(8個(gè)字節(jié))下使用AXI協(xié)議往DDR寫數(shù)據(jù)。PS讀取處理。
    的頭像 發(fā)表于 04-21 09:13 ?816次閱讀
    <b class='flag-5'>FPGA</b> ZYNQ<b class='flag-5'>中</b>PS與PL交互的<b class='flag-5'>HP</b>接口詳解

    Xilinx FPGA的混合模式時(shí)鐘管理器MMCME2_ADV詳解

    FPGA 的浩瀚宇宙,時(shí)鐘系統(tǒng)不僅是驅(qū)動(dòng)邏輯運(yùn)轉(zhuǎn)的“心臟”,更是決定系統(tǒng)穩(wěn)定性與性能上限的“指揮棒”。對(duì)于 Xilinx 7 系列 FPGA 開發(fā)者而言,如果僅滿足于使用 Clo
    的頭像 發(fā)表于 04-10 11:20 ?241次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的混合模式時(shí)鐘管理器MMCME2_ADV詳解

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想電源管理方案

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想電源管理方案 在電子設(shè)備的設(shè)計(jì),電源管理是一個(gè)至關(guān)重要的環(huán)節(jié),它直接影響著設(shè)備的性能、穩(wěn)定性和效率。今天,我們要深入探討
    的頭像 發(fā)表于 03-16 15:25 ?290次閱讀

    LAT1596 一文說明白 STM32G4 雙 Bank 啟動(dòng)與升級(jí)

    STM32G4 系列 MCU 越來越多的應(yīng)用在數(shù)字電源項(xiàng)目中,客戶希望軟件升級(jí)的過程,不影響當(dāng)前程序的執(zhí)行或者盡量減少打斷當(dāng)前程序執(zhí)行的時(shí)間,本文介紹 STM32G4 的雙Bank 特性以及應(yīng)用該
    發(fā)表于 03-11 10:47 ?0次下載

    Xilinx FPGA輸入延遲原語介紹

    在高速接口設(shè)計(jì),時(shí)序收斂往往是工程師面臨的最大“噩夢(mèng)”。當(dāng)數(shù)據(jù)傳輸速率突破 800Mbps 時(shí),微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列(IDELAYE2)與 UltraScale 系列(IDELAYE3)的底層原理,帶你徹底攻克
    的頭像 發(fā)表于 03-11 09:29 ?2373次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>輸入延遲原語介紹

    Xilinx FPGAIDELAYCTRL參考時(shí)鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時(shí)鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?5349次閱讀

    針對(duì)雙bank和單bank的使用方法建議

    ,通常配合串行恢復(fù)等方式使用。[MCUboot 單槽模式; sysbuild 強(qiáng)制選項(xiàng)映射] 官方博客也強(qiáng)調(diào):single?bank 的主要優(yōu)點(diǎn)是 幾乎把可用 NVM 翻倍 ,代價(jià)是升級(jí)過程不保
    發(fā)表于 02-12 10:24

    使用Xilinx 7系列FPGA的四位乘法器設(shè)計(jì)

    (Shinshu University)研究團(tuán)隊(duì)的最新設(shè)計(jì),一個(gè)專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個(gè) LUT + 2 個(gè) CARRY4 塊,關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一
    的頭像 發(fā)表于 11-17 09:49 ?3674次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設(shè)計(jì)

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計(jì)。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計(jì)關(guān)鍵的串
    的頭像 發(fā)表于 11-14 15:02 ?2838次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請(qǐng)問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    HR1124S/HR1154D:直流電機(jī)驅(qū)動(dòng)的高效安全之選

    ? ? ? 在直流電機(jī)驅(qū)動(dòng)方案,芯片的性能直接決定了整個(gè)系統(tǒng)的效率、安全性和適用場(chǎng)景,尤其是在玩具機(jī)器人、小型鋰電設(shè)備等對(duì)功耗和穩(wěn)定性要求嚴(yán)苛的領(lǐng)域,一款優(yōu)質(zhì)的驅(qū)動(dòng)芯片更是核心保障。HR
    的頭像 發(fā)表于 11-03 15:55 ?609次閱讀
    <b class='flag-5'>HR</b>1124S/<b class='flag-5'>HR</b>1154D:直流電機(jī)驅(qū)動(dòng)的高效安全之選

    HR8833雙通道電機(jī)驅(qū)動(dòng)方案詳解

    ? ? ? 在玩具、打印機(jī)及各類電機(jī)一體化設(shè)備的研發(fā)設(shè)計(jì),一款性能穩(wěn)定、適配性強(qiáng)且具備全面保護(hù)機(jī)制的電機(jī)驅(qū)動(dòng)方案至關(guān)重要。HR8833作為專為這類應(yīng)用場(chǎng)景量身打造的雙通道電機(jī)驅(qū)動(dòng)芯片,憑借其靈活
    的頭像 發(fā)表于 10-30 16:23 ?905次閱讀
    <b class='flag-5'>HR</b>8833雙通道電機(jī)驅(qū)動(dòng)方案詳解

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有四、五頁(yè),通過本文理解基本上能夠記住所有引腳含義以及使用場(chǎng)景),熟悉xilinx 7系列配置流程,以及設(shè)計(jì)原理圖時(shí)需要注意的一些事項(xiàng),比如flash與FPGA的上電時(shí)序。
    的頭像 發(fā)表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
    發(fā)表于 05-30 15:29 ?26次下載

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核,用于在 FPGA 實(shí)現(xiàn)高效的移位寄存器(Shift Register)。該
    的頭像 發(fā)表于 05-14 09:36 ?1306次閱讀
    车致| 尚义县| 冷水江市| 万荣县| 德江县| 龙江县| 当阳市| 登封市| 商都县| 秦皇岛市| 同江市| 峨边| 三门峡市| 晋中市| 长阳| 利辛县| 加查县| 红安县| 偏关县| 乐业县| 巴楚县| 西乌珠穆沁旗| 诸城市| 六盘水市| 朝阳市| 集安市| 瑞昌市| 江西省| 大兴区| 浦县| 白朗县| 河间市| 屏边| 兴海县| 高陵县| 平乐县| 孙吴县| 达孜县| 康定县| 河津市| 宁陕县|