日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA平臺GTX簡易使用教程(三)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

所有IP核沒有正確工作,原因一半是時鐘,一半是復(fù)位。

前言

復(fù)位與初始化部分其實還挺復(fù)雜,還好GTX已經(jīng)幫我們做好了,不想麻煩的直接跳到文末看結(jié)論~~~不過了解下也挺有意思的~~

同時GTX復(fù)位也挺隨意的,你想怎么復(fù)位都可以,支持整體復(fù)位,單個組件復(fù)位。我們也可以不復(fù)位,核不會因為我們沒有進行軟復(fù)位就不對核進行復(fù)位,在上電之后會自動進行一系列的復(fù)位,不隨你的意志而轉(zhuǎn)移。下面我們就來仔細(xì)研究研究GTX的復(fù)位吧!

一、復(fù)位與初始化

FPGA上電配置之后,必須進行初始化才能使用GTX/GTH。(后文全用GTX表示,同樣適用于GTH)GTX的發(fā)送器(TX)和接收器(RX)可以獨立的同步進行初始化。

GTX的TX和RX初始化包含兩步:

1. 初始化相關(guān)的PLL來驅(qū)動TX/RX

2. 初始化TX和RX的數(shù)據(jù)路徑(PMA+PCS)

GTX的TX和RX能從QPLL或者CPLL接收一個時鐘。所以在TX/RX初始化之前必須對相關(guān)的PLL(QPLL/CPLL)進行初始化。TX/RX使用的任何PLL都是單獨的進行復(fù)位,PLL復(fù)位操作與TX/RX復(fù)位完全獨立。TX/RX的數(shù)據(jù)路徑復(fù)位必須在相關(guān)的PLL復(fù)位完成,locked之后進行。(就跟我們使用PLL IP核一樣,等locked拉高之后,時鐘穩(wěn)定才能使用)

Xilinx FPGA平臺GTX簡易使用教程(三)

看圖說話:TX/RX是獨立的并行的進行復(fù)位操作。

GTX的TX和RX使用一個狀態(tài)機來控制初始化過程,并被劃分為幾塊來分別復(fù)位。該劃分允許復(fù)位狀態(tài)機按順序控制復(fù)位過程:PMA可以首先被復(fù)位,PCS可以在TXUSERRDY或者 RXUSERRDY信號被斷言后進行復(fù)位。在需要的時候,它也同樣允許PMS,PCS,他們內(nèi)部的功能模塊獨立的進行復(fù)位。

GTX提供了兩種復(fù)位類型: initialization 和 component。

? Initialization Reset: 初始化復(fù)位。這種復(fù)位用作GTX完全復(fù)位。必須在設(shè)備上電及配置完成之后。在必要的時候,TX端口和RX端口的復(fù)位(GTTXRESET 和 GTRXRESET)同樣可被用來重新初始化GTX的TX和RX。

? Component Reset: 模塊復(fù)位。對TX / RX 單獨部分進行復(fù)位。 TX模塊復(fù)位端口包括TXPMARESET 和TXPCSRESET 。RX 模塊復(fù)位端口包含RXPMARESET,RXDFELPMRESET,EYESCANRESET, RXPCSRESET, RXBUFRESET和 RXOOBRESET。(有木有很多很復(fù)雜。。)

注:

1. 所有的復(fù)位高電平有效。

2. 這些復(fù)位都是異步的。對這些異步復(fù)位的推薦設(shè)計是一個(各自時鐘域)時鐘周期的脈沖信號。

3. 復(fù)位端口不應(yīng)該被用做下電的目的。

兩種復(fù)位類型主要有以下不同:

TX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

RX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

二、復(fù)位模式

GTX的初始化復(fù)位 (initialization reset) 只能使用順序復(fù)位模式(Sequential mode )。

GTX的TX復(fù)位只能使用順序復(fù)位模式(Sequential mode )。

GTX的RX復(fù)位可以使用兩種復(fù)位模式:

Sequential mode :順序復(fù)位。隨復(fù)位狀態(tài)機(initialization 或 component)順序復(fù)位各個部分。

Single mode :單獨復(fù)位。僅復(fù)位單個部分(PMA、PCS、內(nèi)部功能塊)。

復(fù)位完成由信號(TX/RX)RESETDONE表示,由低到高。

復(fù)位模式對CPLL和QPLL沒有任何影響。GTX也可以被軟件進行彈性復(fù)位設(shè)置,不管是哪種模式。

使用GTRESETSEL來選擇復(fù)位模式,RESETOVRD必須驅(qū)動為低電平。詳細(xì)見下表:

Xilinx FPGA平臺GTX簡易使用教程(三)

注:復(fù)位前,GTRESETSEL和RESETOVRD需要300-500ns的有效時間。

三、CPLL復(fù)位

在相關(guān)時鐘邊沿信號被檢測到之前,CPLL必須使用CPLLPD端口來下電。在CPLLPD被釋放后,CPLL在使用之前必須進行復(fù)位。每個GTX通道都有3個專用端口用來CPLL復(fù)位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

CPLLRESET :CPLL的復(fù)位輸入。推薦設(shè)計是一個時鐘周期。

CPLLLOCK :拉高時,表示CPLL的復(fù)位完成。

內(nèi)部CPLL復(fù)位信號:低有效。但是由GTX內(nèi)部電路產(chǎn)生的真正的CPLL復(fù)位必須比CPLLRESET高脈沖時間要長。這個時間跟帶寬、時鐘頻率等有關(guān)。

四、QPLL復(fù)位

QPLL復(fù)位大致與CPLL相同。放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

五、GTX TX初始化與復(fù)位

開門見山的說:GTX的TX復(fù)位只能使用順序復(fù)位模式(Sequential mode )。

GTX的TX使用一個復(fù)位狀態(tài)機來控制復(fù)位過程。TX復(fù)位分為兩部分:TX PMA和TX PCS。

回憶下(1)GTX基本知識所介紹的:GTX的TX和RX均有PMA+PCS兩個子層組成。

在整個PMA和PCS中,都由這個復(fù)位狀態(tài)機按順序執(zhí)行復(fù)位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

使用TXPMARESET來對TX進行復(fù)位,TXRESETDONE拉高表示復(fù)位完成。

直到TXUSERRDY被檢測為高時,TX復(fù)位狀態(tài)機才對PCS進行復(fù)位。但是,驅(qū)動TXUSERRDY為高需滿足以下條件:

1. 所有應(yīng)用到的時鐘包括TXUSRCLK/TXUSRCLK2必須穩(wěn)定,或者locked(在PLL/MMCM被使用的時候)

2. 用戶接口已經(jīng)準(zhǔn)備好傳輸數(shù)據(jù)到GTX。

5.1 GTX TX復(fù)位和初始化的端口信號

Xilinx FPGA平臺GTX簡易使用教程(三)

5.2 GTX TX復(fù)位對配置完成的響應(yīng)

TX復(fù)位必須滿足下列條件:

1. 使用順序復(fù)位模式,GTRESETSEL必須為低。.

2. GTTXRESET必須使用。

3. 在復(fù)位完成前(TXRESETDONE拉高),TXPMARESET和TXPCSRESET 必須驅(qū)動為低不變。

4. 在PLL locked之前,GTTXRESET不能被驅(qū)動為低。

如果加載配置時,復(fù)位模式默認(rèn)為順序復(fù)位模式,在配置加載后等待最少500ns,C/QPLLRESET 和GTTXRESET 就可以被斷言了。

如果復(fù)位模式為single mode,用戶必須:

1. 在配置加載完成后,等待最少500ns。

2. 將復(fù)位模式改為順序復(fù)位模式 Sequential mode。

3. 再等待300-500ns。

4. 斷言 C/QPLLRESET和 GTTXRESET。

推薦的設(shè)計是使用來自相關(guān)的CPLL或者QPLL的PLLLOCK 來釋放GTTXRESET由高到低。

TX復(fù)位狀態(tài)機等GTTXRESET拉高,開始TX復(fù)位,直到GTTXRESET被釋放低為止。

如下圖所示:

Xilinx FPGA平臺GTX簡易使用教程(三)

5.3 GTX TX復(fù)位對GTTXRESET脈沖的響應(yīng)

GTX允許用戶在任意時刻對TX進行復(fù)位,只需要給GTTXRESET一個有效的高脈沖信號。 TXPMARESET_TIME和 TXPCSRESET_TIME 可以被設(shè)置為靜態(tài)的也可以通過DRP端口來動態(tài)設(shè)置以適配在申請 GTTXRESET之前要求的復(fù)位時間。

當(dāng)使用GTTXRESET時必須滿足以下條件:

1. 使用sequential mode必須將GTRESETSEL置低。

2. 在復(fù)位完成之前,TXPMARESET 和 TXPCSRESET 必須一直為低。

3. 相關(guān) PLL必須 locked。

4. GTTXRESET的推薦設(shè)計是一個時鐘周期脈沖。

Xilinx FPGA平臺GTX簡易使用教程(三)

5.4 GTX TX 模塊復(fù)位

TX PMA和 TX PCS 可以單獨進行復(fù)位。在 TXPMARESET 或者 TXPCSRESE復(fù)位過程完成之前,TGTTXRESET必須保持為低。驅(qū)動TXPMARESET從高到低來啟動PMA復(fù)位程序, 在TXPMARESET復(fù)位過程中,TXPCSRESET必須保持為低。

在順序復(fù)位模式,復(fù)位狀態(tài)機在PMA復(fù)位完成后,(如果TXUSERRDY為高)自動開始PCS復(fù)位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

當(dāng)TXUSERRDY為高時,驅(qū)動TXPCSRESET由高到低來啟動PCS復(fù)位程序。在PCS復(fù)位過程中,TXPMARESET 必須保持為低。

在順序復(fù)位模式,復(fù)位狀態(tài)機僅復(fù)位PCS,如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

六、RX復(fù)位與初始化

已經(jīng)快11點了,累了,溜了溜了,,,放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

結(jié)論

由GTX核分別輸出了發(fā)送端TX和接收端RX的初始化完成信號:

TX: gt0_tx_fsm_reset_done_out(output)

RX: gt0_rx_fsm_reset_done_out(output)

直接使用這兩個信號就好,TX復(fù)位完成就可以開始發(fā)送數(shù)據(jù),RX復(fù)位就可以接收數(shù)據(jù)。

也可以加個信號 GT_RESET_DONE;

assign GT_RESET_DONE = gt0_tx_fsm_reset_done_out && gt0_rx_fsm_reset_done_out;

先用起來,后面再深入研究,不過了解了復(fù)位過程發(fā)現(xiàn)還是有點意思~

OK,前面說了一大堆結(jié)論卻還是很簡單的~

拿去搬磚吧~

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22509

    瀏覽量

    639597
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7349

    瀏覽量

    95058
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2208

    瀏覽量

    131986
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    FPGA圖像處理平臺搭建方案

    基于 MicroBlaze V 的 FPGA 視覺平臺:通過以太網(wǎng)實時捕獲、調(diào)試和傳輸 MIPI 相機數(shù)據(jù),支持全幀或高速 ROI 范圍。
    的頭像 發(fā)表于 04-22 09:32 ?466次閱讀
    <b class='flag-5'>FPGA</b>圖像處理<b class='flag-5'>平臺</b>搭建方案

    Xilinx FPGA中的混合模式時鐘管理器MMCME2_ADV詳解

    FPGA 的浩瀚宇宙中,時鐘系統(tǒng)不僅是驅(qū)動邏輯運轉(zhuǎn)的“心臟”,更是決定系統(tǒng)穩(wěn)定性與性能上限的“指揮棒”。對于 Xilinx 7 系列 FPGA 開發(fā)者而言,如果僅滿足于使用 Clocking Wizard IP 核點點鼠標(biāo),
    的頭像 發(fā)表于 04-10 11:20 ?241次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>中的混合模式時鐘管理器MMCME2_ADV詳解

    青翼基于KU115FPGA 高性能數(shù)據(jù)預(yù)處理載板-PCIe信號處理板-FPGA載板

    PCIE702A-2 是一款基于 PCIE 總線架構(gòu)的 KU115 FPGA 高性能 數(shù)據(jù)預(yù)處理平臺,該平臺具有 1 個 FMC+(HPC)接口,1 路 PCIe x8 主機接口,該平臺
    的頭像 發(fā)表于 03-17 19:00 ?1103次閱讀
    青翼基于KU115<b class='flag-5'>FPGA</b> 高性能數(shù)據(jù)預(yù)處理載板-PCIe信號處理板-<b class='flag-5'>FPGA</b>載板

    基于XILINX Vivado平臺GTX收發(fā)器的開發(fā)

    此選項根據(jù)你所用的FPGA型號確定GT類型,我所用的是7k325t系列,故GT類型為GTX。
    的頭像 發(fā)表于 03-03 14:46 ?5448次閱讀
    基于<b class='flag-5'>XILINX</b> Vivado<b class='flag-5'>平臺</b>的<b class='flag-5'>GTX</b>收發(fā)器的開發(fā)

    Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?5346次閱讀

    使用Xilinx 7系列FPGA的四位乘法器設(shè)計

    (Shinshu University)研究團隊的最新設(shè)計中,一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊,關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實踐。
    的頭像 發(fā)表于 11-17 09:49 ?3673次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設(shè)計

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計。本文深入分析了Aurora、PCI Express和Serial RapidIO這種在Xilinx系統(tǒng)設(shè)計中關(guān)鍵的串
    的頭像 發(fā)表于 11-14 15:02 ?2835次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺

    VPX650 是一款基于 6U VPX 系統(tǒng)架構(gòu)的 VU13P FPGA + XC7Z100 SOC 超寬帶信號處理平臺,該平臺采用一片 Xilinx 的 Virtex Ultra
    的頭像 發(fā)表于 10-16 10:48 ?860次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號處理<b class='flag-5'>平臺</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號處理平臺

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號處理平臺,該平臺采用一片Xilinx的Kintex UltraScale系列
    的頭像 發(fā)表于 09-01 13:42 ?1158次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX雙FMC接口通用信號處理<b class='flag-5'>平臺</b>

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進而配置用到引腳的含義(手冊上相關(guān)引腳含義有四、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設(shè)計原理圖時需要注意的一些事項,比如flash與FPGA的上電時序。
    的頭像 發(fā)表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的雙 FMC 接口萬兆光纖傳輸信號處理平臺

    TES807 是一款基于千兆或者萬兆以太網(wǎng)傳輸?shù)碾p FMC 接口信 號處理平臺。該平臺采用 XILINX 的 Kintex UltraSacle 系列 FPGA:XCKU115-2FL
    的頭像 發(fā)表于 08-29 15:57 ?683次閱讀
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的雙 FMC 接口萬兆光纖傳輸信號處理<b class='flag-5'>平臺</b>

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?1158次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平臺</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
    發(fā)表于 05-30 15:29 ?26次下載

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術(shù),如DirectX 12、HDR等,能夠為玩家?guī)砹鲿车挠螒蝮w驗和高品質(zhì)的圖像效果。 GTX在高速收發(fā)器領(lǐng)域的定義: 在FPGA(現(xiàn)場可編程門陣列)等高
    的頭像 發(fā)表于 05-08 10:37 ?1977次閱讀
    宝坻区| 南召县| 磐石市| 富蕴县| 永和县| 堆龙德庆县| 县级市| 千阳县| 宁武县| 石嘴山市| 平潭县| 云和县| 乐陵市| 巧家县| 六盘水市| 芦山县| 太康县| 延寿县| 旬邑县| 南召县| 宁蒗| 通化县| 台前县| 黑龙江省| 大渡口区| 光泽县| 仙桃市| 苏尼特右旗| 昌图县| 肇庆市| 凤凰县| 广宗县| 高雄市| 化州市| 灵石县| 崇明县| 容城县| 武安市| 商洛市| 衢州市| 黄浦区|