AXI4-FULL總線多通道數(shù)據(jù)傳輸，合并生成一組數(shù)據(jù)的討論
1、對于AXI4-FULL總線時，握手信號共有5路，包括寫地址，寫數(shù)據(jù)，寫應(yīng)答，讀地址，讀數(shù)據(jù)。
2、當(dāng)主機burst寫時，每發(fā)起一次猝發(fā)交易，需要有一筆應(yīng)答對應(yīng)。
3、當(dāng)主機進(jìn)行讀數(shù)據(jù)時，接受數(shù)據(jù)即可。
4、具體如圖所示
5、共5路信號，每路信號都包括握手信號，ready和valid，當(dāng)ready和valid都有效時，此時數(shù)據(jù)才有效，且信號不存在相互等待關(guān)系，以免發(fā)生死鎖現(xiàn)象。
6、包括aw，w，b，ar，r，每路信號都應(yīng)用FIFO做緩存，使數(shù)據(jù)對齊。
7、代碼仿真如下
(1)
(2)
(3)
(4)
(5)
(6)
8、對其中的一組數(shù)據(jù)加延時，同樣也可以使數(shù)據(jù)對齊，容忍度為FIFO的大小。
審核編輯：符乾江
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
數(shù)據(jù)
+關(guān)注
關(guān)注
8文章
7349瀏覽量
95058 -
總線
+關(guān)注
關(guān)注
10文章
3061瀏覽量
91902 -
AXI4
+關(guān)注
關(guān)注
0文章
21瀏覽量
9190
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
探索DS92LX1621/DS92LX1622：高速數(shù)據(jù)傳輸的理想選擇
Channel Link III芯片組，為數(shù)據(jù)傳輸提供了強大的解決方案。下面，我們就來深入了解一下這款芯片組的特點、功能及應(yīng)用。 文件下載： ds92lx1621.pdf 芯片
探索DS92LV0411/DS92LV0412：高速數(shù)據(jù)傳輸的理想選擇
探索DS92LV0411/DS92LV0412：高速數(shù)據(jù)傳輸的理想選擇 在電子設(shè)計領(lǐng)域，數(shù)據(jù)的高效、穩(wěn)定傳輸一直是我們追求的目標(biāo)。TI推出的DS92LV0411/DS92LV0412芯
探索DS100KR401：高速數(shù)據(jù)傳輸的理想中繼器
探索DS100KR401：高速數(shù)據(jù)傳輸的理想中繼器 在高速數(shù)據(jù)傳輸的領(lǐng)域中，信號的完整性和低功耗是至關(guān)重要的設(shè)計指標(biāo)。今天，我們將深入探討德州儀器（TI）的DS100KR401，一款專為高速數(shù)
高速數(shù)據(jù)傳輸利器：DS125DF111多協(xié)議2通道重定時器深度剖析
高速數(shù)據(jù)傳輸利器：DS125DF111多協(xié)議2通道重定時器深度剖析 在高速數(shù)據(jù)傳輸領(lǐng)域，信號的完整性和穩(wěn)定性是至關(guān)重要的。今天，我們將深入探討德州儀器（TI）的DS125DF111
RDMA設(shè)計4：技術(shù)需求分析2
開發(fā)。設(shè)計基于純邏輯電路，可以脫離 MCU 控制獨立運行，兼容 SoC 環(huán)境與純邏輯環(huán)境。
（4）使用標(biāo)準(zhǔn) AXI 總線接口，設(shè)計使用標(biāo)準(zhǔn)化的 AXI4 及
發(fā)表于 11-24 09:09
基于FPGA的USB數(shù)據(jù)傳輸
你也許會有疑問，明明有這么多通信方式和數(shù)據(jù)傳輸（SPI、I2C、UART、以太網(wǎng)）為什么偏偏使用USB呢?
工業(yè)智能網(wǎng)關(guān)在數(shù)據(jù)傳輸中有哪些功能
工業(yè)智能網(wǎng)關(guān)在數(shù)據(jù)傳輸中具備協(xié)議轉(zhuǎn)換、數(shù)據(jù)采集與預(yù)處理、邊緣計算、安全加密、多通道傳輸、遠(yuǎn)程管理與配置、斷點續(xù)傳與
RDMA簡介9之AXI 總線協(xié)議分析2
? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關(guān)特點。AXI4 總線采用讀寫通道
發(fā)表于 06-24 18:02
RDMA簡介8之AXI 總線協(xié)議分析1
，分別為：AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也稱為 AXI4-Full 是
發(fā)表于 06-24 18:00
NVMe IP之AXI4總線分析
，AXI4-Stream支持無限制的數(shù)據(jù)突發(fā)傳輸。相比其他總線協(xié)議，AXI4-Stream僅包含數(shù)據(jù)通道
發(fā)表于 06-02 23:05
NVMe協(xié)議簡介之AXI總線
向高速數(shù)據(jù)流傳輸的AXI4-Stream接口。如表1所示展示了三種類型接口的主要特點對比。
表1 三種類型AXI4接口對比
AXI4總線具有
發(fā)表于 05-17 10:27
SPI數(shù)據(jù)傳輸緩慢問題求解
我遇到了 SPI 數(shù)據(jù)傳輸速率問題。 盡管將 SPI 時鐘頻率設(shè)置為 20 MHz，但我只獲得了 2 Kbps 的數(shù)據(jù)傳輸速率。 我正在以 115200 的波特率通過 UART 監(jiān)控數(shù)據(jù)。
我正在 cyfxusbspidmamo
發(fā)表于 05-15 08:29
評論