日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶體管很容易壞掉嗎

FPGA開源工作室 ? 來源:OpenIC ? 作者:OpenIC ? 2022-03-16 13:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在計(jì)算機(jī)的一生中,CPU壞的概率極小。正常使用的情況下,就算其他主要的電腦配件都?jí)牧耍珻PU都不會(huì)壞。

CPU出現(xiàn)損壞的情況,多數(shù)都是外界原因。最主要的就是長期在超頻下工作,且散熱性差,引起電子熱遷移導(dǎo)致的損壞。

現(xiàn)在的個(gè)人電腦的更新?lián)Q代基本不是由于CPU損壞才換的,主要是因?yàn)檐浖粩嗟纳?jí)、越來越大,造作系統(tǒng)的垃圾越來越多導(dǎo)致卡頓,讓你無法忍受,才換電腦的。

CPU在出廠之前,是經(jīng)過非常嚴(yán)格的測試的,甚至在設(shè)計(jì)之初,就要考慮測試的問題??梢詮膒re-silicon、post-silicon和硅的物理性質(zhì)等方面來解釋這個(gè)問題。

1、CPU被做成產(chǎn)品之前被檢出缺陷

這一個(gè)階段也就是芯片tape out之后,應(yīng)用到系統(tǒng)或者產(chǎn)品之前。

事實(shí)上,在現(xiàn)在的芯片設(shè)計(jì)中,在設(shè)計(jì)之初就已經(jīng)為芯片的制造,測試,以及良率做考慮了。保證這一步能檢測出芯片的缺陷,主要是DFT+ATE來保證。當(dāng)然也有一些公司會(huì)做DFD和DFM。

DFT = Design For Test

DFD = Design For Debug

DFM = Design for Manufacture

DFT指的是在芯片的設(shè)計(jì)階段即插入各種用于提高芯片可測試性(包括可控制性和可觀測性)的硬件電路,通過這部分邏輯,生成測試向量,使測試大規(guī)模芯片變得容易的同時(shí),盡量減少時(shí)間以節(jié)約成本。

DFT--可測性設(shè)計(jì),按流程劃分,依然屬于設(shè)計(jì)階段(pre-silicon),只不過是為測試服務(wù)的。

而ATE(Auto Test Equipment )則是在流片之后,也就是post-silicon階段。

ATE測試就是為了檢查制造缺陷過程中的缺陷。芯片測試分兩個(gè)階段,一個(gè)是CP(Chip Probing)測試,也就是晶圓(Wafer)測試。另外一個(gè)是FT(Final Test)測試,也就是把芯片封裝好再進(jìn)行的測試。

CP測試的目的就是在封裝前就把壞的芯片篩選出來,以節(jié)省封裝的成本。同時(shí)可以更直接的知道Wafer 的良率。CP測試可檢查fab廠制造的工藝水平?,F(xiàn)在對于一般的wafer成熟工藝,很多公司多把CP給省了,以減少CP測試成本。具體做不做CP測試,就是封裝成本和CP測試成本綜合考量的結(jié)果。

一片晶圓越靠近邊緣,die(一個(gè)小方格,也就是一個(gè)未封裝的芯片)出問題的概率越大。測出壞的芯片根據(jù)不同壞的情況不同,也會(huì)分bin,最終用作不同的用途。

所以在芯片被做成成品之前,每一片芯片都是經(jīng)過量產(chǎn)測試才發(fā)貨給客戶的。

2、做成成品出廠以后,在使用過程中壞掉了

就單個(gè)晶體管來看,在正常使用過程中,真的那么容易壞掉嗎?其實(shí)不然。

硅由于物理性質(zhì)穩(wěn)定,禁帶寬度高(1.12ev),而且用作芯片的硅是單晶硅,也很難發(fā)生化學(xué)反應(yīng),在非外力因素下,晶體管出問題的概率幾乎為零。

即使如此,芯片在出場前,還要經(jīng)過一項(xiàng)測試,叫“老化測試”,是在高/低溫的爐里經(jīng)過 135/25/-45攝氏度不同溫度以及時(shí)間的測試,以保證其穩(wěn)定性和可靠性。

根據(jù)芯片的使用壽命根據(jù)浴盆曲線(Bathtub Curve),分為三個(gè)階段,第一階段是初期失效:一個(gè)高的失效率。由制造,設(shè)計(jì)等原因造成。第二階段是本征失效:非常低的失效率,由器件的本征失效機(jī)制產(chǎn)生。第三個(gè)階段:擊穿失效,一個(gè)高的失效率。而在計(jì)算機(jī)正常使用的時(shí)候,是處在第二階段,失效的概率非常小。

但是,耐不住有上百億個(gè)晶體管啊。..。.. 所以,還是有壞的概率的。

就算是某個(gè)晶體管壞了,芯片設(shè)計(jì)中會(huì)引入容錯(cuò)性設(shè)計(jì),容錯(cuò)性設(shè)計(jì)又可以從軟件和硬件兩個(gè)方面來實(shí)施。

比如多核CPU可以通過軟件屏蔽掉某個(gè)壞的核心,ATE測試后根據(jù)不同缺陷分bin的芯片,也會(huì)用在不同的產(chǎn)品上,畢竟流片是十分昂貴的。比如Intel的i3,i5,i7等。當(dāng)然,也不是所有的i3都是i5、i7檢測出來的壞片。

再比如存儲(chǔ)器中一般存在冗余的信號(hào)線和單元,通過檢查發(fā)現(xiàn)有問題的單元,從而用冗余的模塊替換有缺陷的模塊,保證存儲(chǔ)的正常使用。

比如下面橙色的為冗余的memory,紅色的是壞的memory,我們便可以通過算法把紅色memory的地址映射到橙色備用的一個(gè)memory上。

芯片測試是極其重要的一環(huán),有缺陷的芯片能發(fā)現(xiàn)的越早越好。如果把壞的芯片發(fā)給客戶,不僅損失巨大,對公司的聲譽(yù)也會(huì)造成負(fù)面的影響。

在芯片領(lǐng)域有個(gè)十倍定律,從設(shè)計(jì)--》制造--》封裝測試--》系統(tǒng)級(jí)應(yīng)用,每晚發(fā)現(xiàn)一個(gè)環(huán)節(jié),芯片公司付出的成本將增加十倍?。?!

高質(zhì)量的測試是由DFT,ATE,diagnosis,EDA等多方面協(xié)作完成的,尤其在超大規(guī)模集成電路時(shí)代,測試變得越來越難,越來越重要,其開銷在整個(gè)芯片流程中也占有很大的比重。芯片作為工業(yè)皇冠上的明珠,所有電子系統(tǒng)的大腦,是萬萬不能出問題的!

原文標(biāo)題:CPU 為什么很少會(huì)壞?

文章出處:【微信公眾號(hào):FPGA開源工作室】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:彭菁
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54463

    瀏覽量

    469745
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9339

    瀏覽量

    149089
  • 晶體管
    +關(guān)注

    關(guān)注

    78

    文章

    10443

    瀏覽量

    148712

原文標(biāo)題:CPU 為什么很少會(huì)壞?

文章出處:【微信號(hào):leezym0317,微信公眾號(hào):FPGA開源工作室】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于偏置電阻晶體管(BRT)的數(shù)字晶體管系列MUN2231等產(chǎn)品解析

    在電子電路設(shè)計(jì)中,晶體管的合理選擇和應(yīng)用對于電路性能起著關(guān)鍵作用。今天,我們就來深入探討ON Semiconductor推出的MUN2231、MMUN2231L、MUN5231、DTC123EE、DTC123EM3、NSBC123EF3這一系列數(shù)字晶體管
    的頭像 發(fā)表于 12-02 15:46 ?711次閱讀
    基于偏置電阻<b class='flag-5'>晶體管</b>(BRT)的數(shù)字<b class='flag-5'>晶體管</b>系列MUN2231等產(chǎn)品解析

    基于 onsemi NST856MTWFT 晶體管的通用放大器設(shè)計(jì)與應(yīng)用指南

    安森美NST856MTWFT PNP晶體管設(shè)計(jì)用于通用放大器應(yīng)用。這些晶體管采用緊湊型DFN1010-3封裝,帶可濕性側(cè)翼,適用于汽車行業(yè)。NST856MTWFT晶體管 無鉛、無鹵/無BFR,符合
    的頭像 發(fā)表于 11-26 13:45 ?1117次閱讀
    基于 onsemi NST856MTWFT <b class='flag-5'>晶體管</b>的通用放大器設(shè)計(jì)與應(yīng)用指南

    MUN5136數(shù)字晶體管技術(shù)解析與應(yīng)用指南

    onsemi MUN5136數(shù)字晶體管旨在取代單個(gè)器件及其外部電阻偏置網(wǎng)絡(luò)。這些數(shù)字晶體管包含一個(gè)晶體管和一個(gè)單片偏置網(wǎng)絡(luò),單片偏置網(wǎng)絡(luò)由兩個(gè)電阻器組成,一個(gè)是串聯(lián)基極電阻器,另一個(gè)是基極-發(fā)射極
    的頭像 發(fā)表于 11-24 16:27 ?980次閱讀
    MUN5136數(shù)字<b class='flag-5'>晶體管</b>技術(shù)解析與應(yīng)用指南

    電壓選擇晶體管應(yīng)用電路第二期

    電壓選擇晶體管應(yīng)用電路第二期 以前發(fā)表過關(guān)于電壓選擇晶體管的結(jié)構(gòu)和原理的文章,這一期我將介紹一下電壓選擇晶體管的用法。如圖所示: 當(dāng)輸入電壓Vin等于電壓選擇晶體管QS的柵極控制電壓時(shí)
    發(fā)表于 11-17 07:42

    晶體管的定義,晶體管測量參數(shù)和參數(shù)測量儀器

    晶體管是一種以半導(dǎo)體材料為基礎(chǔ)的電子元件,具有檢波、整流、放大、開關(guān)、穩(wěn)壓和信號(hào)調(diào)制等多種功能?。其核心是通過控制輸入電流或電壓來調(diào)節(jié)輸出電流,實(shí)現(xiàn)信號(hào)放大或電路開關(guān)功能?。 基本定義 晶體管泛指
    的頭像 發(fā)表于 10-24 12:20 ?757次閱讀
    <b class='flag-5'>晶體管</b>的定義,<b class='flag-5'>晶體管</b>測量參數(shù)和參數(shù)測量儀器

    英飛凌功率晶體管的短路耐受性測試

    本文將深入探討兩種備受矚目的功率晶體管——英飛凌的 CoolGaN(氮化鎵高電子遷移率晶體管)和 OptiMOS 6(硅基場效應(yīng)晶體管),在極端短路條件下的表現(xiàn)。通過一系列嚴(yán)謹(jǐn)?shù)臏y試,我們將揭示
    的頭像 發(fā)表于 10-07 11:55 ?3438次閱讀
    英飛凌功率<b class='flag-5'>晶體管</b>的短路耐受性測試

    0.45-6.0 GHz 低噪聲晶體管 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()0.45-6.0 GHz 低噪聲晶體管相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有0.45-6.0 GHz 低噪聲晶體管的引腳圖、接線圖、封裝手冊、中文資料、英文資料,0.45-6.0
    發(fā)表于 09-18 18:33
    0.45-6.0 GHz 低噪聲<b class='flag-5'>晶體管</b> skyworksinc

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    多值電場型電壓選擇晶體管結(jié)構(gòu) 為滿足多進(jìn)制邏輯運(yùn)算的需要,設(shè)計(jì)了一款多值電場型電壓選擇晶體管。控制二進(jìn)制電路通斷需要二進(jìn)制邏輯門電路,實(shí)際上是對電壓的一種選擇,而傳統(tǒng)二進(jìn)制邏輯門電路通常比較復(fù)雜
    發(fā)表于 09-15 15:31

    晶體管架構(gòu)的演變過程

    芯片制程從微米級(jí)進(jìn)入2納米時(shí)代,晶體管架構(gòu)經(jīng)歷了從 Planar FET 到 MBCFET的四次關(guān)鍵演變。這不僅僅是形狀的變化,更是一次次對物理極限的挑戰(zhàn)。從平面晶體管到MBCFET,每一次架構(gòu)演進(jìn)到底解決了哪些物理瓶頸呢?
    的頭像 發(fā)表于 07-08 16:28 ?2545次閱讀
    <b class='flag-5'>晶體管</b>架構(gòu)的演變過程

    光電晶體管光耦合器 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()光電晶體管光耦合器相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有光電晶體管光耦合器的引腳圖、接線圖、封裝手冊、中文資料、英文資料,光電晶體管光耦合器真值表,光電晶體管光耦合器管腳
    發(fā)表于 07-03 18:30
    光電<b class='flag-5'>晶體管</b>光耦合器 skyworksinc

    晶體管光耦的工作原理

    晶體管光耦(PhotoTransistorCoupler)是一種將發(fā)光器件和光敏器件組合在一起的半導(dǎo)體器件,用于實(shí)現(xiàn)電路之間的電氣隔離,同時(shí)傳遞信號(hào)或功率。晶體管光耦的工作原理基于光電效應(yīng)和半導(dǎo)體
    的頭像 發(fā)表于 06-20 15:15 ?1227次閱讀
    <b class='flag-5'>晶體管</b>光耦的工作原理

    下一代高速芯片晶體管解制造問題解決了!

    在半導(dǎo)體工藝演進(jìn)到2nm,1nm甚至0.7nm等節(jié)點(diǎn)以后,晶體管結(jié)構(gòu)該如何演進(jìn)?2017年,imec推出了叉片晶體管(forksheet),作為環(huán)柵(GAA)晶體管的自然延伸。不過,產(chǎn)業(yè)對其可制造
    發(fā)表于 06-20 10:40

    無結(jié)場效應(yīng)晶體管詳解

    當(dāng)代所有的集成電路芯片都是由PN結(jié)或肖特基勢壘結(jié)所構(gòu)成:雙極結(jié)型晶體管(BJT)包含兩個(gè)背靠背的PN 結(jié),MOSFET也是如此。結(jié)型場效應(yīng)晶體管(JFET) 垂直于溝道方向有一個(gè) PN結(jié),隧道穿透
    的頭像 發(fā)表于 05-16 17:32 ?1663次閱讀
    無結(jié)場效應(yīng)<b class='flag-5'>晶體管</b>詳解

    什么是晶體管?你了解多少?知道怎樣工作的嗎?

    晶體管(Transistor)是一種?半導(dǎo)體器件?,用于?放大電信號(hào)?、?控制電流?或作為?電子開關(guān)?。它是現(xiàn)代電子技術(shù)的核心元件,幾乎所有電子設(shè)備(從手機(jī)到超級(jí)計(jì)算機(jī))都依賴晶體管實(shí)現(xiàn)功能。以下
    的頭像 發(fā)表于 05-16 10:02 ?5357次閱讀
    临颍县| 应用必备| 双鸭山市| 祁门县| 扎囊县| 隆化县| 田阳县| 秦安县| 开鲁县| 色达县| 东至县| 襄垣县| 田阳县| 乐业县| 贵州省| 措美县| 怀化市| 象山县| 黄大仙区| 彰武县| 安新县| 福泉市| 盐边县| 遂平县| 石泉县| 五家渠市| 安平县| 南漳县| 沾化县| 永兴县| 贵港市| 翼城县| 宜良县| 栖霞市| 威远县| 双桥区| 青田县| 澄城县| 邵武市| 攀枝花市| 政和县|