隨著電子電路的發(fā)展，電源體積趨向模塊化和小型化。對(duì)電源進(jìn)行管理的模塊主要電路集成在芯片中，其集成度也越來(lái)越高，能實(shí)現(xiàn)隔離保護(hù)等等多種功能，可以說(shuō)電源管理已經(jīng)成為電子產(chǎn)品中相當(dāng)重要的好壞因素。以往，高效電源管理往往需要讓位于其他設(shè)計(jì)因素。但是隨著其重要程度越來(lái)越高，情況早已有所不同。

延長(zhǎng)電池壽命、減小應(yīng)用尺寸、提高系統(tǒng)安全性，以及滿(mǎn)足消費(fèi)者對(duì)于更可靠、成本更低和充電更快的系統(tǒng)的期望等諸多因素，都使得設(shè)計(jì)人員需要集中更多的精力去解決關(guān)鍵的電源設(shè)計(jì)難題。要突破電源極限，無(wú)外乎從這幾個(gè)方向著手，開(kāi)發(fā)新的工藝、封裝和電路設(shè)計(jì)技術(shù)。如果這么描述不夠直接，我們可以更直觀(guān)地從能實(shí)現(xiàn)的效果來(lái)看，諸如功率密度的提高、電磁干擾的減少、電源信號(hào)完整性的增加等等。

更小的空間，更大的功率

功率密度肯定是最想考慮的問(wèn)題，第一個(gè)發(fā)展趨勢(shì)就是盡可能在更小的尺寸里實(shí)現(xiàn)更大的功率，從而以更低的系統(tǒng)成本增強(qiáng)系統(tǒng)功能。這個(gè)趨勢(shì)隨著使用者對(duì)于電源的要求越來(lái)越多愈發(fā)明顯，電路板面積和厚度已經(jīng)成為功率密度提高的最大限制因素。電源設(shè)計(jì)人員必須向其應(yīng)用中集成更多的電路，才能實(shí)現(xiàn)芯片產(chǎn)品的差異化并提高效率，另外這也會(huì)明顯增強(qiáng)器件的散熱性能，實(shí)現(xiàn)更小的散熱量。

為了實(shí)現(xiàn)這個(gè)目標(biāo)，其一需要更高的效率，其二需要更高的開(kāi)關(guān)頻率。氮化鎵IC可以提供相當(dāng)出色的開(kāi)關(guān)性能，同時(shí)有些氮化鎵IC會(huì)集成硅驅(qū)動(dòng)器，集成氮化鎵IC的驅(qū)動(dòng)器與分立式硅柵極驅(qū)動(dòng)器相比能夠?qū)崿F(xiàn)更高的開(kāi)關(guān)SOA。出色的開(kāi)關(guān)性能對(duì)于減少器件產(chǎn)熱是很有效果的，對(duì)于電源節(jié)點(diǎn)電壓的處理是另一個(gè)減少器件產(chǎn)熱的有效辦法，將電源處理節(jié)點(diǎn)電壓控制在更小的范圍內(nèi)能夠顯著降低器件產(chǎn)熱，目前整體的趨勢(shì)是往小于100V在做。

通過(guò)封裝創(chuàng)新來(lái)實(shí)現(xiàn)更高的功率密度是另一種思路，同樣也很重要。晶圓芯片級(jí)封裝WCSP可以將負(fù)載開(kāi)關(guān)的占用空間盡可能做小，采用硅芯片將焊球連接到底部。這種封裝最小化了外形尺寸，用于輸入和輸出引腳的焊球數(shù)量限制了負(fù)載開(kāi)關(guān)可以支持的最大電流。采用引線(xiàn)鍵合技術(shù)的塑料封裝將管芯連接到引線(xiàn)使更多的電流從輸入流向輸出，為自熱提供良好的散熱特性。不過(guò)這種封裝有一個(gè)問(wèn)題，引線(xiàn)鍵合塑料封裝需要很大的空間用于鍵合線(xiàn)本身，與芯片尺寸本身相比需要更大的封裝。這就需要在功率和尺寸上做取舍了，仁者見(jiàn)仁智者見(jiàn)智。

優(yōu)化靜態(tài)電流，拓展電源功能并延長(zhǎng)壽命

我們總是希望電源能夠在提升性能、提供更多功能的同時(shí)不影響續(xù)航時(shí)間。這應(yīng)該是很多應(yīng)用里都希望能實(shí)現(xiàn)的電源管理模式——既是多功能的又是低功耗的。通過(guò)芯片來(lái)管理低靜態(tài)電流是在不影響系統(tǒng)性能的情況下，延長(zhǎng)電池壽命和存儲(chǔ)時(shí)間的有效辦法。

很簡(jiǎn)單的道理，應(yīng)用中盡可能限制電流的前進(jìn)，然后在不需要使用它時(shí)將其關(guān)閉。一般來(lái)說(shuō)，經(jīng)過(guò)優(yōu)化的低靜態(tài)電流往往能使設(shè)備延長(zhǎng)幾年的使用壽命。即使是沒(méi)有連接到電池的應(yīng)用，因?yàn)橐獙⒏喙δ芊湃腚娐钒迳系母^(qū)域中，這同樣需要降低靜態(tài)電流來(lái)降低所有模式下的功耗。

濾除噪聲，提高精度

噪聲與精度的糾纏是老生常談了，如何降低噪聲提升精度是所有元件都要面對(duì)的共同問(wèn)題。

從系統(tǒng)級(jí)的噪聲消除上看，通過(guò)高電源抑制比（PSRR）低壓降穩(wěn)壓器（LDO）和片上濾波實(shí)現(xiàn)更高的系統(tǒng)級(jí)抗干擾和抗噪性能是行之有效的辦法，高PSRR可實(shí)現(xiàn)更好的濾波以及更低的輸出噪聲。低噪聲（<5μVRMS）輸出可大限度地降低低頻噪聲，保持電路的信號(hào)完整性。

降低噪聲的一種方法是降低LDO帶寬，這可以通過(guò)降低LDO內(nèi)部誤差放大器的帶寬。但是降低誤差放大器的帶寬不可避免會(huì)降低LDO瞬態(tài)響應(yīng)速度。另一種方法是使用低通濾波器，此濾波器的截止頻率設(shè)置得越低越好，從而濾除幾乎所有的帶隙噪聲。

工藝在其中也扮演了相當(dāng)重要的角色，工藝的非理想因素是影響IC的一大誤差源。借助基本的低噪聲工藝技術(shù)、先進(jìn)的集成電路設(shè)計(jì)和低應(yīng)力封裝，能減少集成電路誤差源。

小結(jié)

降低EMI是實(shí)現(xiàn)更高效的電源管理里一個(gè)比較寬泛但是不能不重視的方向。沒(méi)有任何電子系統(tǒng)希望受到高電磁干擾，但又只能盡可能抑制。有源EMI濾波器和雙隨機(jī)展頻（DRSS）或許能給高效的電源管理一些思路。

有源EMI濾波器檢測(cè)輸入總線(xiàn)上的噪聲或紋波電壓，并注入異相消除信號(hào)以減少干擾。DRSS將低頻三角調(diào)制與高頻隨機(jī)調(diào)制相結(jié)合，可分別在低頻和高頻頻帶上降低EMI。

新的工藝、封裝和電路設(shè)計(jì)技術(shù)不斷推動(dòng)著電源管理的發(fā)展，更高效的電源管理無(wú)疑會(huì)在這幾個(gè)方向上下功夫。