日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog的塊語句

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-05-18 10:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 塊語句有兩種,一種是 begin-end 語句, 通常用來標(biāo)志()執(zhí)行的語句;一種是 fork-join 語句,通常用來標(biāo)志()執(zhí)行的語句。

答案:順序,并行

解析:

(1)begin_end順序塊,用于將多條語句組成順序塊,語句按順序一條一條執(zhí)行(除了帶有內(nèi)嵌延遲控制的非阻塞賦值語句),每條語句的延遲時(shí)間是相對(duì)于由上一條語句的仿真時(shí)間而言;

(2)fork-join并行塊,塊內(nèi)語句同時(shí)執(zhí)行。

2. 塊語句,下面這段語句中,第 40 時(shí)刻上,A、B 的值各是多少?


reg A;reg B;initial begin    fork        begin            A = 1;            #20 A = 0;    #30A=1;            #50 A = 0;        end        begin            B = 1;            #20 B = 0;            #30 B = 1;            #50 B = 0;        end    joinend

答案:A = 0,B = 0

解析:

塊語句有兩種,begin...end 和 fork...join,其中 fork...join 是并行塊,begin...end 是順序執(zhí)行塊,可以相互嵌套。

上面,兩個(gè) begin...end 之間是并行的,而各自 begin...end 內(nèi)部是順序執(zhí)行,A 和 B 的賦值邏輯是一樣的,所以要么都是 1,要么都是 0。

按照順序執(zhí)行,A 前 20 個(gè)時(shí)間單位是 1,然后持續(xù) 30 個(gè)時(shí)間單位的 0,所以 40 時(shí)刻是 0,同理 B 也是 0

8a8e643e-d648-11ec-bce3-dac502259ad0.png

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    31

    文章

    1374

    瀏覽量

    114736

原文標(biāo)題:Verilog 的塊語句 fork...join 和 begin...end

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Verilog HDL語法學(xué)習(xí)筆記

    Verilog HDL 語 言 最 初 是 作為 Gateway Design Automation 公 司 ( Gateway DesignAutomation 公司后來被著名的 Cadence Design Systems 公司收購)模擬器產(chǎn)品開發(fā)的硬件建模語言。
    的頭像 發(fā)表于 03-04 15:04 ?5822次閱讀
    <b class='flag-5'>Verilog</b> HDL語法學(xué)習(xí)筆記

    FPGA 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    很多開發(fā)者第一次接觸FPGA,都會(huì)有同樣的疑問:FPGA是硬件,不是軟件,怎么寫程序?答案就是用硬件描述語言(HDL),最常用的就是Verilog和VHDL。今天,我們就帶你入門,搞清楚FPGA編程
    的頭像 發(fā)表于 01-19 09:05 ?747次閱讀
    FPGA 入門必看:<b class='flag-5'>Verilog</b> 與 VHDL 編程基礎(chǔ)解析!

    優(yōu)化數(shù)據(jù)如何提升PLC的性能與安全

    西門子 Tia Portal 平臺(tái)是現(xiàn)代自動(dòng)化控制系統(tǒng)的先進(jìn)軟件開發(fā)平臺(tái)。在這種軟件平臺(tái)中,數(shù)據(jù)是用于存儲(chǔ)數(shù)據(jù)的重要元素。 什么是優(yōu)化和標(biāo)準(zhǔn)數(shù)據(jù) 在西門子 TIA Portal 中,數(shù)據(jù)是存儲(chǔ)
    的頭像 發(fā)表于 12-30 10:46 ?395次閱讀
    優(yōu)化數(shù)據(jù)<b class='flag-5'>塊</b>如何提升PLC的性能與安全

    條件的執(zhí)行語句

    條件執(zhí)行語句大多在if語句中使用,也在使用關(guān)系運(yùn)算符(<,==,>等) 或者布爾值表達(dá)式(,!等)計(jì)算復(fù)雜表達(dá)式時(shí)使用。對(duì)于包含函數(shù)調(diào) 用的代碼片段,由于函數(shù)返回值會(huì)被
    發(fā)表于 12-12 08:25

    Amphenol ANYTEK PL系列端子新品技術(shù)解析

    Amphenol ANYTEK PL系列端子新品技術(shù)解析 在電子工程領(lǐng)域,端子是實(shí)現(xiàn)電路連接不可或缺的基礎(chǔ)部件。Amphenol ANYTEK推出的PL系列端子新品,憑借其先進(jìn)的技術(shù)和出色
    的頭像 發(fā)表于 12-10 09:35 ?570次閱讀

    C語言的分支結(jié)構(gòu)介紹

    1.簡單if語句 C語言中的分支結(jié)構(gòu)語句中的if條件語句。 簡單if語句的基本結(jié)構(gòu)如下: 代碼語言:javascript if(表達(dá)式) { 執(zhí)行代碼
    發(fā)表于 11-25 07:48

    你覺得哪個(gè)軟件寫verilog體驗(yàn)最好?有什么優(yōu)勢?

    你覺得哪個(gè)軟件寫verilog體驗(yàn)最好?有什么優(yōu)勢?請(qǐng)?jiān)谠u(píng)論區(qū)留言跟大家分享一下吧。
    發(fā)表于 11-10 07:47

    請(qǐng)問verilog文件開頭部分的@00080000是什么意思?

    請(qǐng)問verilog文件開頭部分的@00080000是什么意思??
    發(fā)表于 11-06 08:10

    使用NucleiStudio生成tb仿真需要的.verilog文件

    打開仿真頂層文件tb_top.v,存放在ITCM模塊里面的指令是通過readmemh函數(shù)讀入.verilog文件實(shí)現(xiàn)的: 下面通過對(duì)NucleiStudio IDE進(jìn)行設(shè)置,實(shí)現(xiàn)將c
    發(fā)表于 11-05 07:07

    芯來e203移植開發(fā)分享(二)——仿真文件簡述與itcm固化程序

    ,添加initial語句,使用readmemh語句讀取需要固化的程序.verilog,這需要注意的寬度不一樣。解決方法可以使用腳本修改.verilog文件,或者和tb中一樣暫存一下。
    發(fā)表于 10-27 06:04

    使用函數(shù)實(shí)現(xiàn)三相電機(jī)正反轉(zhuǎn)控制

    在使用西門子S1200PLC,所使用的軟件是博途軟件,在這個(gè)軟件里運(yùn)用了的概念。比如我們常見的組織(OB)、函數(shù)(FB)、數(shù)據(jù)(DB)以及函數(shù)FC等。今天我們來具體交流一下這個(gè)
    的頭像 發(fā)表于 10-15 14:40 ?2931次閱讀
    使用函數(shù)<b class='flag-5'>塊</b>實(shí)現(xiàn)三相電機(jī)正反轉(zhuǎn)控制

    GD32F470使用__attribute__語句,keil編譯通過但是scons編譯不通過,為什么?

    問題語句: uint16_t ltdc_lcd_framebuf0[800][480] __attribute__((at(LCD_FRAME_BUF_ADDR))); 上述語句在keil編譯
    發(fā)表于 10-14 06:05

    Unicore標(biāo)準(zhǔn)NEMA語句GSA及說明

    本文介紹和芯星通的NEMA語句說明。
    的頭像 發(fā)表于 07-16 11:39 ?857次閱讀
    Unicore標(biāo)準(zhǔn)NEMA<b class='flag-5'>語句</b>GSA及說明

    基礎(chǔ)篇3:掌握Python中的條件語句與循環(huán)

    不同的條件執(zhí)行不同的代碼。Python中的條件語句主要使用if、elif(else if的縮寫)和else關(guān)鍵字。 if語句 最簡單的條件語句是if
    發(fā)表于 07-03 16:13

    詳解TIA Portal SCL編程語言中的IF語句

    IF 語句是編程中最基本和最重要的控制結(jié)構(gòu)之一,它的主要作用是根據(jù)條件決定程序的執(zhí)行路徑,IF 語句是編程中實(shí)現(xiàn)邏輯判斷和決策的基礎(chǔ)。
    的頭像 發(fā)表于 05-24 15:01 ?2201次閱讀
    詳解TIA Portal SCL編程語言中的IF<b class='flag-5'>語句</b>
    武强县| 上杭县| 安吉县| 山阳县| 呼伦贝尔市| 榆社县| 普兰县| 日喀则市| 长沙县| 岑溪市| 宾川县| 鹤庆县| 景德镇市| 田东县| 曲麻莱县| 民勤县| 江永县| 南汇区| 朔州市| 宁化县| 察隅县| 育儿| 贵南县| 原阳县| 宜兰市| 湖北省| 凤山市| 育儿| 伊宁县| 花莲市| 德钦县| 类乌齐县| 阿合奇县| 休宁县| 龙泉市| 南昌市| 聂拉木县| 洛阳市| 泗洪县| 东阳市| 桂东县|