日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

3個(gè)DNN的項(xiàng)目介紹

FPGA技術(shù)江湖 ? 來源:FPGA技術(shù)江湖 ? 作者:FPGA技術(shù)江湖 ? 2022-06-16 09:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

介紹

深度神經(jīng)網(wǎng)絡(luò) (DNN) 是一種人工神經(jīng)網(wǎng)絡(luò)(ANN),在輸入層和輸出層之間具有多層。有不同類型的神經(jīng)網(wǎng)絡(luò),但它們基本由相同的組件組成:神經(jīng)元、突觸、權(quán)重、偏差和函數(shù)。這些組件的功能類似于人類大腦,可以像任何其他 ML 算法一樣進(jìn)行訓(xùn)練。

3241cbd6-ed13-11ec-ba43-dac502259ad0.png

例如,經(jīng)過訓(xùn)練以識(shí)別狗品種的 DNN 將遍歷給定的圖像并計(jì)算圖像中的狗是某個(gè)品種的概率。用戶可以查看結(jié)果并選擇網(wǎng)絡(luò)應(yīng)該顯示哪些概率(超過某個(gè)閾值等)并返回建議的標(biāo)簽。每個(gè)數(shù)學(xué)操作都被認(rèn)為是一個(gè)層,復(fù)雜的 DNN 有很多層,因此被稱為“深度”網(wǎng)絡(luò)。

324f329e-ed13-11ec-ba43-dac502259ad0.png

關(guān)于DNN、ANN、CNN區(qū)別,請(qǐng)看下圖:

326b7cf6-ed13-11ec-ba43-dac502259ad0.png

https://blog.csdn.net/lff1208/article/details/77717149

IBM_AccDNN

https://github.com/IBM/AccDNN

AccDNN(深度神經(jīng)網(wǎng)絡(luò)加速器核心編譯器)又名;DNNBuilder

項(xiàng)目介紹

在這個(gè)項(xiàng)目中,我們提出了一種新穎的解決方案,可以自動(dòng)將經(jīng)過 Caffe 訓(xùn)練的深度神經(jīng)網(wǎng)絡(luò)轉(zhuǎn)換為 FPGA RTL 級(jí)別的實(shí)現(xiàn),無需任何編程工作,并為用戶的識(shí)別任務(wù)提供統(tǒng)一的 API。

因此,沒有任何 FPGA 編程經(jīng)驗(yàn)的開發(fā)人員可以將他們的 FPGA 加速深度學(xué)習(xí)服務(wù)部署在數(shù)據(jù)中心或邊緣設(shè)備中,僅提供他們經(jīng)過訓(xùn)練的 Caffe 模型。該作品發(fā)表在 ICCAD'18 上,并獲得了前端最佳論文獎(jiǎng)。了解更多設(shè)計(jì)細(xì)節(jié)。請(qǐng)參考我們的論文(https://docs.wixstatic.com/ugd/c50250_77e06b7f02b44eacb76c05e8fbe01e08.pdf)。

轉(zhuǎn)換過程

轉(zhuǎn)換包括三個(gè)階段:

首先對(duì) Caffe 網(wǎng)絡(luò)文件進(jìn)行解析,得到網(wǎng)絡(luò)結(jié)構(gòu)。我們估計(jì)每一層的工作量以確定在 FPFA 資源約束下的并行度。

該網(wǎng)絡(luò)中定義的每一層通過在庫中實(shí)例化相應(yīng)的神經(jīng)層來生成一個(gè)定制的 Verilog 模塊。頂層模塊也是根據(jù)net文件中定義的層順序?qū)⑦@些自定義實(shí)例連接在一起生成的,并且在這個(gè)階段也生成了權(quán)重所需的片上內(nèi)存。

綜合生成的源文件、布線和布局,生成可執(zhí)行的 FPGA 位文件。

327d5520-ed13-11ec-ba43-dac502259ad0.png

AccDNN 缺點(diǎn)

僅支持 Caffe 框架訓(xùn)練的模型。

僅支持卷積層、最大池化層、全連接層和批量歸一化層。

Caffe .prototxt 中定義的網(wǎng)絡(luò)中卷積層和全連接層的總數(shù)應(yīng)少于 15 層

DNN-Hardware-Accelerator

https://github.com/ryaanluke/DNN-Hardware-Accelerator

https://github.com/gwatcha/dnn_accelerator

介紹

在本實(shí)驗(yàn)中,將以嵌入式 Nios II 系統(tǒng)為核心構(gòu)建深度神經(jīng)網(wǎng)絡(luò)加速器。在本項(xiàng)目中還將學(xué)習(xí)如何與片外 SDRAM 連接,以及如何使用 PLL 生成具有特定屬性的時(shí)鐘。

由于整個(gè)系統(tǒng)比我們之前構(gòu)建的系統(tǒng)更復(fù)雜,因此在將設(shè)計(jì)的所有部分連接在一起之前,編寫大量的測試單元并仔細(xì)調(diào)試將變得尤為重要。

深度神經(jīng)網(wǎng)絡(luò)

我們將使用一種稱為多層感知器 (MLP) 的神經(jīng)網(wǎng)絡(luò)對(duì) MNIST 手寫數(shù)字?jǐn)?shù)據(jù)集進(jìn)行分類。也就是說,我們的 MLP 將以 28×28 像素的灰度圖像作為輸入,并確定該圖像對(duì)應(yīng)的數(shù)字 (0..9)。

MLP 由幾個(gè)線性層組成,它們首先將前一層的輸出乘以權(quán)重矩陣,并為每個(gè)輸出添加一個(gè)恒定的“偏差”值,然后應(yīng)用非線性激活函數(shù)來獲得當(dāng)前層的輸出(稱為激活)。我們的 MLP 將有一個(gè) 784 像素的輸入(28×28 像素的圖像)、兩個(gè) 1000 個(gè)神經(jīng)元的隱藏層和一個(gè) 10 個(gè)神經(jīng)元的輸出層;具有最高值的輸出神經(jīng)元將告訴我們網(wǎng)絡(luò)認(rèn)為它看到了哪個(gè)數(shù)字。對(duì)于激活函數(shù),我們將使用整流線性單元 (ReLU),它將所有負(fù)數(shù)映射到 0,將所有正數(shù)映射到自身。

在推理過程中,每一層計(jì)算a' = ReLU( W · a + b ),其中W是權(quán)重矩陣,a是前一層的激活向量,b是偏置向量,a'是當(dāng)前層的激活向量。

不要被神經(jīng)網(wǎng)絡(luò)等花哨的術(shù)語嚇倒——你實(shí)際上是在構(gòu)建一個(gè)加速器來進(jìn)行矩陣向量乘法。這里的大部分挑戰(zhàn)來自與片外 SDRAM 存儲(chǔ)器的交互以及正確處理諸如waitrequest和readdatavalid 之類的信號(hào)。

不需要知道這些網(wǎng)絡(luò)是如何訓(xùn)練的,因?yàn)槲覀円呀?jīng)為您訓(xùn)練了網(wǎng)絡(luò)并預(yù)先格式化了圖像(請(qǐng)參閱data文件夾的內(nèi)容和測試輸入列表)。但是,如果好奇,可以查看scripts/train.py我們是如何訓(xùn)練 MLP 的。

328a56a8-ed13-11ec-ba43-dac502259ad0.png

關(guān)于該項(xiàng)目的一些補(bǔ)充說明請(qǐng)查看下面的PDF:

https://github.com/ryaanluke/DNN-Hardware-Accelerator/blob/main/Deep%20Neural%20Networks%20on%20FPGA.pdf

DNN-accelerator-on-zynq

https://github.com/joycenerd/DNN-accelerator-on-zynq

https://github.com/karanam1997/Dnnweaver-Zed-board-/tree/master/DNNWeaver_original

https://github.com/anonsum/DNNWeaver_Simulations

設(shè)計(jì)要求:

329b95a8-ed13-11ec-ba43-dac502259ad0.png

整個(gè)系統(tǒng)框圖如下:

32adb51c-ed13-11ec-ba43-dac502259ad0.png

相關(guān)的設(shè)計(jì)文檔:

https://github.com/joycenerd/DNN-accelerator-on-zynq/blob/master/2019DD_lab12Finalv4.pdf

Handwritting-number-distinguishing-with-DNN-by-Nexys-4-DDR-in-Verilog-HDL

https://github.com/MaxMorning/Handwritting-number-distinguishing-with-DNN-by-Nexys-4-DDR-in-Verilog-HDL

用 Verilog HDL 實(shí)現(xiàn) DNN 區(qū)分手寫數(shù)字,在Nexys 4 DDR 上運(yùn)行。

32bd3b18-ed13-11ec-ba43-dac502259ad0.png

總結(jié)

今天介紹了3個(gè)DNN的項(xiàng)目,主要是DNN復(fù)雜度較TPU或者CNN高了幾個(gè)臺(tái)階,所以用它來直接對(duì)FPGA進(jìn)行移植難度很大,還是只建議對(duì)第一個(gè)IBM項(xiàng)目進(jìn)行研究,其他在ZYNQ上進(jìn)行數(shù)字識(shí)別適合實(shí)現(xiàn),其他都不怎么推薦。

關(guān)于DNN或者CNN也介紹了幾十個(gè)項(xiàng)目了,這些只適合學(xué)習(xí)研究,并不適合拿來商用,所以后臺(tái)噴我的小伙伴要求也不要太高,這些開源的項(xiàng)目能直接商用的少之又少,大部分項(xiàng)目只適合學(xué)習(xí)。還有一些項(xiàng)目是學(xué)生做的,所以你們也不必噴:說是拿一些學(xué)生做的項(xiàng)目能干什么,我這里只想說,這些項(xiàng)目至少能給您一些參考,什么事情總比從零開始好,或者讓你們了解一些同齡人在學(xué)校里在干什么,最后,這些項(xiàng)目您又看不上您開源幾個(gè)出來~

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 神經(jīng)網(wǎng)絡(luò)

    關(guān)注

    42

    文章

    4844

    瀏覽量

    108206
  • dnn
    dnn
    +關(guān)注

    關(guān)注

    0

    文章

    61

    瀏覽量

    9547

原文標(biāo)題:?優(yōu)秀的 Verilog/FPGA開源項(xiàng)目- 深度神經(jīng)網(wǎng)絡(luò) (DNN)

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【地平線征程 5 域控試用】激光雷達(dá)數(shù)據(jù)獲取與 BPU 推理實(shí)現(xiàn)

    , packed_dnn_handle), **\"Failed to get model name list\"); 模型輸出的3D 框位置、朝向與真實(shí)場景不匹配,疑似坐標(biāo)變換、點(diǎn)云對(duì)齊、后處理參數(shù)需要調(diào)整。
    發(fā)表于 04-20 21:31

    如何使用IAR編譯器或IAR項(xiàng)目編譯S32K3 MCAL項(xiàng)目

    本文使用S32K344結(jié)合RTD600來說明使用IAR編譯器編譯MCAL項(xiàng)目以及將MCAL直接導(dǎo)入IAR IDE項(xiàng)目 2. IAR Complier with S32K3 RTD MCAL
    發(fā)表于 04-14 08:46

    【米爾全志T153開發(fā)板評(píng)測】kws語音關(guān)鍵字識(shí)別測試

    前言 本文來移植一個(gè)開源的kws語音關(guān)鍵子識(shí)別項(xiàng)目,在該開發(fā)板上跑來評(píng)估其性能。 項(xiàng)目見https://github.com/ARM-software/ML-KWS-for-MCU。 這里移植好
    發(fā)表于 03-18 00:08

    3DIC集成技術(shù)的種類介紹

    3D集成技術(shù)至少包含3DIC集成和3DIC封裝兩個(gè)核心概念。顧名思義,兩者均采用垂直方向堆疊芯片的方式實(shí)現(xiàn)集成,但核心區(qū)別在于,3DIC集成
    的頭像 發(fā)表于 03-09 16:00 ?854次閱讀
    <b class='flag-5'>3</b>DIC集成技術(shù)的種類<b class='flag-5'>介紹</b>

    開源項(xiàng)目汽車CAN總線分析儀總體介紹

    在做車載、工業(yè)控制項(xiàng)目時(shí),CAN 總線調(diào)試總遇到協(xié)議不兼容、數(shù)據(jù)抓不全的問題?
    的頭像 發(fā)表于 02-05 10:03 ?760次閱讀
    開源<b class='flag-5'>項(xiàng)目</b>汽車CAN總線分析儀總體<b class='flag-5'>介紹</b>

    個(gè)項(xiàng)目看懂 STM32 全部外設(shè)

    很多剛接觸STM32的同學(xué),常常被它龐雜的外設(shè)列表勸退。GPIO、USART、ADC、TIM、DMA、SPI、I2C……光看手冊(cè)目錄就已經(jīng)頭暈。其實(shí),只要你通過一個(gè)完整的小項(xiàng)目,把這些外設(shè)串聯(lián)起來跑
    的頭像 發(fā)表于 01-09 19:04 ?987次閱讀
    一<b class='flag-5'>個(gè)</b>小<b class='flag-5'>項(xiàng)目</b>看懂 STM32 全部外設(shè)

    常見3D打印材料介紹及應(yīng)用場景分析

    3D打印材料種類豐富,不同材料性能差異明顯。本文介紹PLA、ABS、PETG等常見3D打印材料的特點(diǎn)與應(yīng)用場景,幫助讀者了解3D打印用什么材料更合適,為選材提供基礎(chǔ)參考。
    的頭像 發(fā)表于 12-29 14:52 ?954次閱讀
    常見<b class='flag-5'>3</b>D打印材料<b class='flag-5'>介紹</b>及應(yīng)用場景分析

    VSCode + ESP-IDF環(huán)境下給ESP32-S3項(xiàng)目添加頭文件

    VSCode + ESP-IDF環(huán)境下給ESP32-S3項(xiàng)目添加頭文件
    的頭像 發(fā)表于 11-28 07:27 ?3251次閱讀

    開源項(xiàng)目!FourThirdsEye 開源 M4/3 相機(jī)模塊

    四分之三系統(tǒng) (Micro Four Thirds) 畫幅的 IMX294 圖像傳感器。本項(xiàng)目旨在為高級(jí)樹莓派項(xiàng)目提供一個(gè)高質(zhì)量、價(jià)格實(shí)惠且易于獲取的相機(jī)模塊。 FourThirdsEye 可拍攝 1070
    發(fā)表于 07-30 13:43

    42.5億,重慶半導(dǎo)體大動(dòng)作,8個(gè)集成電路領(lǐng)域頭部企業(yè)集中簽約,包含2個(gè)傳感器項(xiàng)目

    7月28日,重慶集成電路再迎重要里程碑— — 西部科學(xué)城重慶高新區(qū)集成電路重點(diǎn)項(xiàng)目集中簽約儀式 在霧都賓館舉行,8個(gè)集成電路領(lǐng)域頭部企業(yè)集中簽約,總投資42.5億元,為重慶集成電路全產(chǎn)業(yè)鏈注入強(qiáng)勁
    的頭像 發(fā)表于 07-29 18:38 ?2593次閱讀
    42.5億,重慶半導(dǎo)體大動(dòng)作,8<b class='flag-5'>個(gè)</b>集成電路領(lǐng)域頭部企業(yè)集中簽約,包含2<b class='flag-5'>個(gè)</b>傳感器<b class='flag-5'>項(xiàng)目</b>

    Amazing Hand:一個(gè)開源的3D打印仿真機(jī)械手項(xiàng)目

    “ ?本文介紹了一款名為 Amazing Hand 的開源仿人機(jī)械手項(xiàng)目。該項(xiàng)目旨在解決市面上機(jī)器人手普遍昂貴且表現(xiàn)力不足的問題,提供一個(gè)低成本(低于200歐元)、輕量化(400克)且
    的頭像 發(fā)表于 07-21 11:22 ?6825次閱讀
    Amazing Hand:一<b class='flag-5'>個(gè)</b>開源的<b class='flag-5'>3</b>D打印仿真機(jī)械手<b class='flag-5'>項(xiàng)目</b>

    樹莓派項(xiàng)目實(shí)戰(zhàn):車牌識(shí)別系統(tǒng)開發(fā)全記錄!

    介紹項(xiàng)目的目標(biāo)是設(shè)計(jì)一個(gè)基于樹莓派微電腦的自動(dòng)車牌識(shí)別系統(tǒng),用于控制停車場的道閘。為什么?我有一臺(tái)閑置的樹莓派,沒有參與任何項(xiàng)目,還有一臺(tái)攝像頭,以及一
    的頭像 發(fā)表于 06-11 17:22 ?1304次閱讀
    樹莓派<b class='flag-5'>項(xiàng)目</b>實(shí)戰(zhàn):車牌識(shí)別系統(tǒng)開發(fā)全記錄!

    嵌入式AI技術(shù)漫談 如何組建一個(gè)AI項(xiàng)目開發(fā)小組

    我們來談一談如何組建一個(gè)AI項(xiàng)目開發(fā)小組: 為什么要為嵌入式AI項(xiàng)目 組建一個(gè)專門的開發(fā)小組 相對(duì)于以往成熟的項(xiàng)目開發(fā)體系,嵌入式AI
    的頭像 發(fā)表于 06-11 16:34 ?1594次閱讀

    Altera Agilex 3 FPGA和SoC產(chǎn)品介紹

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影響性能的前提下顯著提高成本效益。其通過出色的 Hyperflex FPGA 架構(gòu)、先進(jìn)的收發(fā)器技術(shù)、更高的集成度和更強(qiáng)大的安全
    的頭像 發(fā)表于 06-03 16:40 ?1794次閱讀
    Altera Agilex <b class='flag-5'>3</b> FPGA和SoC產(chǎn)品<b class='flag-5'>介紹</b>

    泰科電子海上風(fēng)電項(xiàng)目極速交付回顧

    此前,2025年3月24日,TE Connectivity(以下簡稱“TE”)收到一個(gè)十萬火急的需求:位于南部海域的一個(gè)海上風(fēng)電項(xiàng)目距離并網(wǎng)僅剩7天時(shí)間,該
    的頭像 發(fā)表于 06-03 15:58 ?1271次閱讀
    中江县| 大姚县| 互助| 邵阳县| 柳州市| 武川县| 天长市| 松阳县| 郑州市| 漳浦县| 曲靖市| 扬州市| 纳雍县| 孟津县| 鄂温| 潢川县| 兴隆县| 揭西县| 蒙山县| 和静县| 石河子市| 巫溪县| 富蕴县| 西乡县| 台东县| 遂昌县| 沙湾县| 华亭县| 潍坊市| 南雄市| 浦江县| 云林县| 铜梁县| 泰州市| 蓬安县| 卓资县| 长宁区| 新余市| 南城县| 洛阳市| 英山县|