日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Versal ACAP的高層次綜述

Xilinx賽靈思官微 ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx賽靈思官微 ? 2022-06-16 10:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Versal 自適應計算加速平臺( ACAP )將標量引擎( Scalar Engine )、自適應引擎( Adaptable Engine )和智能引擎( Intelligent Engine )與領先的存儲器和交互技術有機結合,從而為任何應用提供強大的異構加速功能。最重要的是,Versal ACAP 硬件和軟件是專為數(shù)據(jù)科學家和軟硬件開發(fā)者開展編程和優(yōu)化工作而提供的。Versal ACAP 受到諸多工 具、軟件、資源庫、IP、中間件和框架的廣泛支持,適用于所有業(yè)界標準的設計流程。

本文檔涵蓋了以下設計進程:系統(tǒng)和解決方案規(guī)劃,即確認系統(tǒng)級別的組件、性能、I/O 和數(shù)據(jù)傳輸要求,包括解決方案到 PS、PL 和 AI 引擎的應用映射。同時,本指南旨在提供 Versal ACAP 的高層次綜述,如下所示:

·第 2 章:系統(tǒng)架構:提供 Versal ACAP 概述,包含每個高層次集成塊的摘要,其中包括每個塊的用途以及彼此之間的關聯(lián)。

·第 3 章:系統(tǒng)規(guī)劃:描述每個 Versal 器件系列與不同系統(tǒng)設計類型和設計流程之間的關聯(lián)。

·第 4 章:設計流程:描述賽靈思設計工具和支持用于 Versal ACAP 的設計流程。

·第 5 章:系統(tǒng)移植:為以 Versal ACAP 為目標的設計提供高層次系統(tǒng)移植建議以及每個塊的移植信息。

由于篇幅有限,本文僅節(jié)選了部分關于系統(tǒng)規(guī)劃的內(nèi)容。如果您希望查閱完本設計指南的其他內(nèi)容,請至文末點擊鏈接下載完整版。

系統(tǒng)規(guī)劃

要正確規(guī)劃系統(tǒng),您必須根據(jù)自己的目標應用或系統(tǒng)設計類型明確系統(tǒng)要求。其中包括識別具有正確特性(例如, DDRMC IP 數(shù)量、AI 引擎等)的相應 Versal 器件。

系統(tǒng)設計類型

Versal ACAP 屬于異構計算平臺,具有多個計算引擎。在 Versal ACAP 上可映射各種應用,包括對無線系統(tǒng)、機器學習推斷和視頻處理算法進行信號處理。除了多個計算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡( NoC )、DDR4/LPDDR4 存儲器控制器和多重速率以太網(wǎng)媒體訪問控制器( MRMAC )來提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設計類型和設計流程。

a895efdc-ed0a-11ec-ba43-dac502259ad0.png

下表顯示了每種 Versal 器件系列所支持的系統(tǒng)設計類型和設計流程。如該表中所示,大部分設計流程都以構建平臺為基礎。

a8ab9ae4-ed0a-11ec-ba43-dac502259ad0.png

點擊對應圖片查看詳細內(nèi)容

a8cae7a0-ed0a-11ec-ba43-dac502259ad0.png

a8e6a0e4-ed0a-11ec-ba43-dac502259ad0.png

在設計流程中使用 Vitis 環(huán)境

Vitis 環(huán)境由工具、庫和 IP 組成,支持您對 Versal ACAP 應用的不同要素進行編程、運行和調(diào)試,包括AI 引擎內(nèi)核與圖、可編程邏輯( PL )函數(shù)以及處理器系統(tǒng)( PS )上運行的軟件應用。Vitis 工具使用基于平臺的方法,其中系統(tǒng)按概念分為以下要素,這些要素可并行開發(fā)和測試:

平臺

自適應子系統(tǒng)

軟件應用

Vitis 環(huán)境設計方法論

要求:開始開發(fā)前,您必須選擇最適合您的應用的 Versal 器件,然后根據(jù)應用要求按功能目標(PS、AI 引擎和 PL)對設計進行分區(qū)。在此情況下,您必須了解:

系統(tǒng)設計注意事項,例如吞吐量和時延

域功能以及域間功能,包括計算和帶寬

整個系統(tǒng)和各子系統(tǒng)中的數(shù)據(jù)流和控制流程

此外,您必須注意平臺的目標類型。您必須規(guī)劃并設計開發(fā)板上的外設和接口以及定制開發(fā)板上可用的存儲器資源。

方法論概述:下圖顯示了基于 Vitis 環(huán)境設計流程的開發(fā)方法論的高層次表示法。

a8fd5190-ed0a-11ec-ba43-dac502259ad0.png

Vitis 環(huán)境開發(fā)方法論反應了 Versal ACAP 系統(tǒng)的異構性質(zhì),此類系統(tǒng)通常是由 PS、PL 和 AI 引擎功能組成的。您可使用 Vitis 工具來獨立開發(fā)并驗證這些組件,并逐漸將其加以集成以構成最終系統(tǒng)。

Vitis 環(huán)境設計流程是迭代性流程,可能多次循環(huán)執(zhí)行每個步驟,并通過后續(xù)迭代來向自適應系統(tǒng)添加更多層級或元件。各團隊可以快速迭代早期步驟,將更多時間用于后續(xù)步驟,以便提供更詳細的性能數(shù)據(jù)。

最佳實踐:Vitis 環(huán)境設計方法論的基礎是迭代方法和并行開發(fā)。因此,強烈建議您采用如下最佳實踐:

并行開發(fā)自適應子系統(tǒng)和定制平臺。

對系統(tǒng)進行精確分區(qū),即上述兩個要素可各自單獨開發(fā)和驗證,從而節(jié)省時間和精力。

單獨調(diào)試并驗證 AI 引擎圖和每個 PL 內(nèi)核,然后再進行集成。

采用此方法可以盡可能提升在集成階段快速融合的可能性。已知所有組件都正確無誤的前提下,集成問題的調(diào)試難度大大降低。

使用標準AMD賽靈思平臺(例如,VCK190)來集成并驗證由 AI 引擎圖和 PL 內(nèi)核組成的自適應子系統(tǒng),然后再將目標瞄準定制平臺。

AMD 賽靈思平臺都經(jīng)過預驗證,可立即部署到硬件上。通過使用標準 AMD 賽靈思平臺,AI 引擎圖和 PL 內(nèi)核的開發(fā)者即可使 用仿真或硬件開發(fā)板來驗證自適應子系統(tǒng),同時可以避免定制平臺的不確定性和復雜性。

確保在流程每個階段都能滿足性能目標。

在硬件中運行完整系統(tǒng)與在隔離環(huán)境中對個別組件進行仿真相比,性能結果并無明顯改善。因此,有必要在流程中盡早對任何性能問題進行完整檢查和調(diào)試。在組件級別確保滿足性能目標難度遠低于在包含所有組件間交互的復雜系統(tǒng)環(huán)境內(nèi)滿足性能目標。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Versal
    +關注

    關注

    1

    文章

    176

    瀏覽量

    8546
  • ACAP
    +關注

    關注

    1

    文章

    54

    瀏覽量

    8763

原文標題:Versal ACAP 設計指南

文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    元宵暖企送關懷,政企同心促發(fā)展 — 天河科技園管委會到訪致遠電子慰問高層次人才

    導讀元宵暖企!天河科技園管委會許文進一行到訪致遠電子,慰問高層次人才周立功,明確將護航企業(yè)與人才;致遠電子表態(tài),將加大研發(fā)、深耕核心技術,與管委會同心共促高質(zhì)量發(fā)展。元宵添暖意,政企共前行。當元宵
    的頭像 發(fā)表于 03-04 11:35 ?479次閱讀
    元宵暖企送關懷,政企同心促發(fā)展 — 天河科技園管委會到訪致遠電子慰問<b class='flag-5'>高層次</b>人才

    高層次綜合在FPGA設計中的價值與局限

    一條是“硬核派”,直接用 Verilog/VHDL 寫 RTL,控制信號級細節(jié),精打細算每個資源。
    的頭像 發(fā)表于 02-27 15:32 ?639次閱讀

    墨芯人工智能與復旦大學可信具身智能研究院舉行專題座談會

    近日,墨芯人工智能與復旦大學可信具身智能研究院舉行專題座談會,雙方就“半結構化稀疏”方向的橫向課題合作進行了深入且富有成效的溝通。此次交流旨在推動稀疏計算技術的創(chuàng)新與應用,并通過持續(xù)的產(chǎn)學研合作,共同培養(yǎng)適應產(chǎn)業(yè)變革的高層次AI人才。
    的頭像 發(fā)表于 02-03 10:10 ?368次閱讀

    HLS設計中的BRAM使用優(yōu)勢

    高層次綜合(HLS)是一種將高級編程語言(如C、C++或SystemC)轉(zhuǎn)換為硬件描述語言(HDL)的設計方法。在FPGA設計中,設計者可以靈活地利用FPGA內(nèi)部的資源,如塊RAM(BRAM)。雖然
    的頭像 發(fā)表于 01-28 14:36 ?434次閱讀

    通過vivado HLS設計一個FIR低通濾波器

    Vivado HLS是一款強大的高層次綜合工具,可將C/C++代碼轉(zhuǎn)換為硬件描述語言(HDL),顯著提升FPGA開發(fā)效率。
    的頭像 發(fā)表于 01-20 16:19 ?565次閱讀
    通過vivado HLS設計一個FIR低通濾波器

    使用三菱Q系列和FX2N系列進行CC-Link通訊

    CC-Link(Control &Communication Link,控制與通信鏈路系統(tǒng)),是三菱電機推出的開放式現(xiàn)場總線,其數(shù)據(jù)容量大,通信速度多級可選擇,而且它是一個以設備層為主的網(wǎng)絡,同時也可覆蓋較高層次的控制層和較低層次的傳感層。
    的頭像 發(fā)表于 01-12 16:20 ?4964次閱讀
    使用三菱Q系列和FX2N系列進行CC-Link通訊

    探索AMD XILINX Versal Prime Series VMK180評估套件,開啟硬件創(chuàng)新之旅

    探索AMD XILINX Versal Prime Series VMK180評估套件,開啟硬件創(chuàng)新之旅 在電子設計的領域中,快速實現(xiàn)原型設計并確保高性能是每一位工程師的追求。AMD XILINX
    的頭像 發(fā)表于 12-15 14:40 ?837次閱讀

    一些神經(jīng)網(wǎng)絡加速器的設計優(yōu)化方案

    的 200 倍,所以設計多層次訪存的目的也是為了減少高層次數(shù)據(jù)訪問的開銷。 如果一個輸入數(shù)據(jù)值被重復用于許多操作,理想情況下,該值從 DRAM 移到 RF 一次, ALU 從 RF 多次讀取。然后
    發(fā)表于 10-31 07:14

    AMD Versal自適應SoC內(nèi)置自校準的工作原理

    本文提供有關 AMD Versal 自適應 SoC 內(nèi)置自校準 (BISC) 工作方式的詳細信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4444次閱讀

    龍芯中科攜手中西部高校構筑人才培養(yǎng)高地

    如何面向未來科技發(fā)展趨勢和國家重大戰(zhàn)略需求,為中西部地區(qū)培養(yǎng)能夠突破關鍵領域“卡脖子”難題的高層次人才?近日,龍芯中科攜手中西部高校,給出了自己的回答。
    的頭像 發(fā)表于 10-09 14:04 ?737次閱讀

    在AMD Versal自適應SoC上使用QEMU+協(xié)同仿真示例

    在任意設計流程中,仿真都是不可或缺的關鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進行確認。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應 SoC
    的頭像 發(fā)表于 08-06 17:21 ?2220次閱讀
    在AMD <b class='flag-5'>Versal</b>自適應SoC上使用QEMU+協(xié)同仿真示例

    適用于SystemC/C++驗證的形式化解決方案

    雖然 SystemC/C++ 編程風格已使用多年,但最近出現(xiàn)了一些特定使用模式,它們推動工程團隊采用共同的設計流程。這包括抽象算法設計代碼用作高層次綜合 (HLS) 工具的輸入,虛擬平臺模型用于早期軟件測試,可配置的知識產(chǎn)權 (IP) 模塊,等等。
    的頭像 發(fā)表于 06-24 11:07 ?1431次閱讀
    適用于SystemC/C++驗證的形式化解決方案

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節(jié)將基于AMD官方開發(fā)板展示如何快速部署PCIe5x8及DMA功能。
    的頭像 發(fā)表于 06-19 09:44 ?2049次閱讀
    基于AMD <b class='flag-5'>Versal</b>器件實現(xiàn)PCIe5 DMA功能

    一等獎獎金30萬元!江西省首屆高層次人才創(chuàng)新創(chuàng)業(yè)大賽新能源(未來能源)專題賽火熱報名中

    江西省首屆高層次人才創(chuàng)新創(chuàng)業(yè)大賽 新能源(未來能源)專題賽 才聚江西·創(chuàng)贏未來 為大力推進以賽引才,根據(jù)全省統(tǒng)一部署,宜春市將承辦江西省首屆高層次人才創(chuàng)新創(chuàng)業(yè)大賽新能源(未來能源)專題賽。具體情況
    的頭像 發(fā)表于 06-16 17:19 ?864次閱讀

    AMD第二代Versal AI Edge和Versal Prime系列加速量產(chǎn) 為嵌入式系統(tǒng)實現(xiàn)單芯片智能

    我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,這兩款產(chǎn)品是對 Versal 產(chǎn)品組合的擴展,可為嵌入式系統(tǒng)實現(xiàn)單芯片智能。
    的頭像 發(fā)表于 06-11 09:59 ?2111次閱讀
    浮梁县| 宁德市| 韩城市| 辽阳市| 诏安县| 云南省| 邮箱| 高雄县| 汉阴县| 中方县| 潍坊市| 六安市| 江陵县| 游戏| 肥城市| 额尔古纳市| 东乌珠穆沁旗| 阿坝| 射洪县| 泽普县| 五河县| 惠东县| 洪雅县| 峨山| 东城区| 驻马店市| 安康市| 鸡泽县| 出国| 万载县| 晋城| 基隆市| 南华县| 屏南县| 阳朔县| 三门县| 南华县| 沅陵县| 施秉县| 柳州市| 富裕县|