用于精心管理電源的片上系統(tǒng) （SoC） 的新 DSP 內(nèi)核、具有正交頻分多址 （OFDMA） 的電力線通信 （PLC） 芯片高噪聲智能電網(wǎng)環(huán)境，以及電子設計自動化 （EDA） 設計流程的獨特方法，可為 SoC 設計人員帶來巨大回報。

DSP 性能與節(jié)能

DSP 對便攜式多媒體設備至關(guān)重要，但是在保持電源管理的同時實現(xiàn)高性能以及在電池供電操作的預期范圍內(nèi)是兩件事并沒有很好地結(jié)合在一起。找到一種在控制功耗的同時提供更高 DSP 性能的方法創(chuàng)造了一個有趣的突破。

圖 1： CEVA-X1643

CEVA 最新的 DSP 內(nèi)核 CEVA-X1643 提供 1 GHz 的處理速度和一個集成的功率調(diào)節(jié)單元 （PSU），可處理動態(tài)和泄漏功率的高級電源管理。PSU 控制內(nèi)核中的多個時鐘源和電源域，以及從完全開啟到調(diào)試旁路到內(nèi)存保留到完全斷電的多種操作模式。AXI 總線接口還提供低功耗功能，例如在沒有流量運行時關(guān)閉。

CEVA

www.ceva.com

www.embedded-computing.com/p46219

電力線通信采用 OFDMA

多年來，國防和寬帶通信網(wǎng)絡一直使用頻率捷變無線電來避免干擾并提供強大的通信。智能電網(wǎng)的一個恒定特征是噪聲——大負載快速切換并且經(jīng)常在電力線上產(chǎn)生大量電氣噪聲。在這個最新的創(chuàng)新中結(jié)合這兩個想法。

圖 2： Semitech SM2200

Semitech 的 SM2200 PLC 芯片將 OFDMA 收發(fā)器用于管理電力線數(shù)據(jù)的任務，例如用于智能電網(wǎng)的數(shù)據(jù)。它適應噪聲環(huán)境，選擇最有效的運行頻率，并使用多接入方案來幫助同時與多個節(jié)點通信。SM2200 可以很容易地與微控制器結(jié)合來構(gòu)建數(shù)據(jù)鏈路。

Semitech Semiconductor

www.semitechsemi.com

www.embedded-computing.com/p46220

EDA 設計流程使 SoC 斷電

今年設計自動化大會的最大主題之一是低功耗設計流程。隨著速度越來越快和幾何尺寸越來越小，SoC 中的動態(tài)和泄漏功率成為更大的問題，這已經(jīng)不是什么新聞了。在設計流程中優(yōu)化功率可能是一項耗時的手工工作，可能會引入更多錯誤并減慢整個過程。

圖 3： Calypto PowerPro MG

Calypto Design Systems、Virage Logic 和半導體技術(shù)學術(shù)研究中心 （STARC） 共同承擔 SoC 電源的主要組成部分：片上存儲器。Calypto 的 PowerPro MG 使內(nèi)存門控邏輯與 Virage Logics 的 SiWare 內(nèi)存編譯器中的淺睡眠、深度睡眠和關(guān)機等內(nèi)存模式協(xié)同工作。內(nèi)存編譯器自動生成 PowerPro MG 模型，STARC 已在無縫、低功耗 EDA 設計流程中實現(xiàn)了該模型。合作公司聲稱通過該方法可降低 50% 的動態(tài)功耗和 40% 的泄漏功耗，這對于 SoC 設計人員來說是一個好消息。

審核編輯：郭婷