數(shù)字硬件建模SystemVerilog-結(jié)構(gòu)體（一）

結(jié)構(gòu)體

結(jié)構(gòu)體用于將多個(gè)變量組合在一個(gè)通用名稱下。設(shè)計(jì)通常具有邏輯信號(hào)組，例如總線協(xié)議的控制信號(hào)，或狀態(tài)控制器內(nèi)使用的信號(hào)。結(jié)構(gòu)體提供了將這些相關(guān)變量捆綁在一起的方法。結(jié)構(gòu)體中的所有變量都可以單個(gè)賦值，或者每個(gè)變量都可以單獨(dú)賦值。結(jié)構(gòu)體包可以復(fù)制到具有相同定義的另一個(gè)結(jié)構(gòu)體，并通過(guò)模塊端口、任務(wù)或函數(shù)進(jìn)出。

結(jié)構(gòu)體聲明結(jié)構(gòu)體是使用struct關(guān)鍵字聲明的，類似于C語(yǔ)言。struct關(guān)鍵字后面跟著一個(gè)開(kāi)始的大括號(hào)（ { ）變量聲明列表，結(jié)束的大括號(hào)（}），然后是結(jié)構(gòu)體的名稱。

一個(gè)結(jié)構(gòu)體可以將任意數(shù)量的變量數(shù)據(jù)類型捆綁在一起，用戶自定義類型、Parameter和localparam常量也可以包含在一個(gè)結(jié)構(gòu)體中，結(jié)構(gòu)體中的Parameter不能像模塊中的Parameter那樣重新定義，結(jié)構(gòu)體中的參數(shù)被視為localparam。

結(jié)構(gòu)體成員賦值結(jié)構(gòu)體中的變量稱為結(jié)構(gòu)體成員。每個(gè)成員都有一個(gè)名稱，可用于從結(jié)構(gòu)體中選擇該成員。使用結(jié)構(gòu)體的名稱引用結(jié)構(gòu)體成員，后跟句點(diǎn)（。）然后是成員的名字。這與C中的語(yǔ)法相同。例如，要為前面結(jié)構(gòu)體的address成員賦值，引用為：

結(jié)構(gòu)體不同于數(shù)組，因?yàn)閿?shù)組是所有類型和大小相同的元素的集合，而結(jié)構(gòu)體是不同類型和大小的變量和常量的集合。另一個(gè)區(qū)別是，數(shù)組的元素是通過(guò)在數(shù)組中使用索引來(lái)引用的；結(jié)構(gòu)體的成員是通過(guò)使用成員名稱來(lái)引用的。

整個(gè)結(jié)構(gòu)體賦值可以為整個(gè)結(jié)構(gòu)體指定一個(gè)結(jié)構(gòu)體表達(dá)式。結(jié)構(gòu)體表達(dá)式是使用逗號(hào)分隔的值列表形成的，這些值包含在標(biāo)記’{}之間，這與將一組值分配給數(shù)組的方式相同，大括號(hào)必須包含結(jié)構(gòu)體中每個(gè)成員的值。例如：

結(jié)構(gòu)體表達(dá)式中的值必須按照在結(jié)構(gòu)體中定義的順序列出，如前一示例所示?；蛘?，結(jié)構(gòu)體表達(dá)式可以指定要為其賦值的結(jié)構(gòu)體成員的名稱，其中成員名稱和值用冒號(hào)（：）分隔。結(jié)構(gòu)體表達(dá)式中的成員名稱稱為tags。指定成員名稱后，表達(dá)式列表可以是任意順序。

在同一個(gè)結(jié)構(gòu)體表達(dá)式中混合按名稱和按順序賦值是非法的。

結(jié)構(gòu)體表達(dá)式中的默認(rèn)值。結(jié)構(gòu)體表達(dá)式可以通過(guò)指定默認(rèn)值為一個(gè)結(jié)構(gòu)體的多個(gè)成員指定值，默認(rèn)值是使用default關(guān)鍵字指定的。

結(jié)構(gòu)體表達(dá)式還可以包含對(duì)特定結(jié)構(gòu)體成員的混合賦值，以及對(duì)所有其他成員指定默認(rèn)值。

結(jié)構(gòu)體中的枚舉數(shù)據(jù)類型。前兩個(gè)帶有默認(rèn)值的示例存在語(yǔ)義錯(cuò)誤，分配給結(jié)構(gòu)體成員的默認(rèn)值必須與成員的數(shù)據(jù)類型兼容。由于大多數(shù)SystemVerilog變量都是弱類型的，因此幾乎所有默認(rèn)值都是兼容的。然而，枚舉數(shù)據(jù)類型變量的類型更強(qiáng)。對(duì)枚舉數(shù)據(jù)類型變量的賦值必須是其枚舉列表中的標(biāo)簽，或者是同一枚舉數(shù)據(jù)類型定義的另一個(gè)枚舉變量。

上述instruction_word 的兩個(gè)賦值語(yǔ)句試圖將opcode的默認(rèn)值賦值為0。這是opcode的非法值，它是一個(gè)opcode_t枚舉數(shù)據(jù)類型變量（opcode_t的typedef定義是之前枚舉變量章節(jié)）。當(dāng)結(jié)構(gòu)體的成員是枚舉數(shù)據(jù)類型變量時(shí)，結(jié)構(gòu)體表達(dá)式必須為該成員指定合法的顯式值。可以為所有其他成員指定默認(rèn)值。例如：

自定義和匿名結(jié)構(gòu)體用戶自定義類型可以使用typedef關(guān)鍵字從結(jié)構(gòu)體中創(chuàng)建。將結(jié)構(gòu)體聲明為用戶自定義類型不會(huì)分配任何存儲(chǔ)空間。在使用該結(jié)構(gòu)體之前，必須聲明該用戶自定義類型的網(wǎng)絡(luò)或變量。

不使用typedef的結(jié)構(gòu)體被定義為匿名結(jié)構(gòu)體。使用typedef聲明的結(jié)構(gòu)體被視為自定義結(jié)構(gòu)體。匿名結(jié)構(gòu)體和自定義結(jié)構(gòu)體都可以在模塊中定義，但這些本地（局部）定義只能在該模塊中使用。自定義結(jié)構(gòu)體也可以在包中定義，并導(dǎo)入到需要結(jié)構(gòu)體定義的設(shè)計(jì)塊中。包中定義的自定義結(jié)構(gòu)體可用于多個(gè)模塊和驗(yàn)證測(cè)試臺(tái)。

結(jié)構(gòu)體復(fù)制一個(gè)自定義結(jié)構(gòu)體可以復(fù)制到另一個(gè)自定義結(jié)構(gòu)體，只要這兩個(gè)結(jié)構(gòu)體是從同一個(gè)自定義結(jié)構(gòu)體定義聲明的。以下示例使用了上節(jié)中所示的結(jié)構(gòu)體定義和聲明。

匿名結(jié)構(gòu)體不能作為一個(gè)整體復(fù)制，但可以一次復(fù)制一個(gè)成員：

原文標(biāo)題：SystemVerilog-結(jié)構(gòu)體（一）

文章出處：【微信公眾號(hào)：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。