新一代 CXL VIP 和系統(tǒng) VIP 工具提供了更快的測試路徑，并符合最新標準的要求

中國上海，2022 年 8 月 10 日 —— 楷登電子(美國 Cadence 公司，NASDAQ：CDNS)今日宣布推出業(yè)界首個針對 Compute Express Link(CXL)3.0 標準的驗證 IP(VIP)和系統(tǒng)級 VIP(系統(tǒng) VIP)，以加速新技術的采用。Cadence CXL 3.0 VIP與 Cadence PCI Express(PCIe)6.0 VIP 集成，提供了從 IP 到系統(tǒng)級芯片(SoC)的完整解決方案，助力用戶成功設計高性能數(shù)據(jù)中心應用。

Cadence CXL VIP 采用了高性能的建模方式，使設計師能夠快速、全面地完成功能驗證，同時減少工作量，更大程度確保設計按預期運行。CXL VIP 采用了 Cadence TripleCheck 技術，它提供了一套符合協(xié)議規(guī)范的驗證計劃，并鏈接到全面的覆蓋率模型和強大的測試套件，以確保待測設計符合協(xié)議規(guī)范。

Cadence 系統(tǒng) VIP 解決方案也根據(jù)最新的CXL規(guī)范進行了擴展。該解決方案包括用于 CXL 的 System Traffic Library，可提供在軟件仿真和硬件仿真中無縫運行的即用型 SoC 級測試，還包括用于從 CXL 到 DDR 的自動性能分析的 System Performance Analyzer，以及提供自動一致性和數(shù)據(jù)完整性檢查的 System Scoreboard。

“CXL 是一項正在快速發(fā)展的顛覆性技術，早期采用者需要有能力驗證并確保符合規(guī)范，以實現(xiàn)最快的 IP 驗證收斂路徑，”Intel Corporation 技術倡議總監(jiān) Jim Pappas 說，“我們很高興看到 Cadence 為最新的標準(包括最新的 CXL 3.0 協(xié)議)提供了先進的驗證解決方案?！?/p>

“CXL 已經(jīng)成為超大規(guī)模、數(shù)據(jù)中心和云應用的基礎，隨著 CXL 3.0 規(guī)范的發(fā)布，需要使用能夠滿足最新要求的工具，確保早期采用者可以成功構建和驗證他們的系統(tǒng)級芯片，”Cadence 公司資深副總裁兼系統(tǒng)與驗證事業(yè)部總經(jīng)理 Paul Cunningham 表示，“Cadence CXL VIP 和系統(tǒng) VIP 用途廣泛，具有高度差異化，且經(jīng)過行業(yè)驗證。Cadence 支持業(yè)界最新的規(guī)范并為 IP 和 SoC 層面提供率先上市的驗證解決方案，助力客戶快速實現(xiàn)新標準，如 CXL 3.0。”

全新 VIP 解決方案是更廣泛的 Cadence 驗證全流程的一部分，其中包括 Palladium Z2 硬件仿真加速系統(tǒng)、Protium X2 原型驗證系統(tǒng)、Xcelium 仿真平臺、Jasper 形式化驗證平臺、Helium 虛擬和混合驗證平臺、以及 vManager 驗證管理平臺。Cadence 的驗證全流程可提供最高的驗證吞吐率，用最少的時間和金錢投入找到缺陷。VIP 解決方案和驗證全流程工具支持公司的智能系統(tǒng)設計(Intelligent System Design)戰(zhàn)略，旨在實現(xiàn) SoC 卓越設計。