盡管數(shù)字技術(shù)占主導(dǎo)地位，但我們生活在一個(gè)模擬世界中。在域之間移動(dòng)會(huì)引入量化誤差；這是不可避免的。工程師的工作是使這種轉(zhuǎn)換盡可能無(wú)縫，這就是 ADC 和 DAC 的用武之地。

模數(shù)轉(zhuǎn)換 （ADC） 可以采用多種形式并有許多折衷方案。從根本上說(shuō)，關(guān)鍵的品質(zhì)因數(shù)是準(zhǔn)確性和速度。更復(fù)雜的是，這兩個(gè)參數(shù)通常是相反的。更高的精度需要更多的位，但增加更多的位會(huì)降低采樣率。更快的轉(zhuǎn)換通常以有效位數(shù)為代價(jià)。廣義而言，選擇是通過(guò) Delta-Sigma 轉(zhuǎn)換拓?fù)洌ǜ叻直媛?、長(zhǎng)延遲）或閃存轉(zhuǎn)換器（高速，但以功耗和面積為代價(jià)）。位于這兩個(gè)極端之間的是逐次逼近寄存器或 SAR 轉(zhuǎn)換器。這種“金發(fā)姑娘”技術(shù)在分辨率和速度之間提供了一個(gè)很好的折衷方案，但它也有其局限性。

一般來(lái)說(shuō)，SAR 轉(zhuǎn)換器是無(wú)線通信中使用的模擬前端 （AFE） 的不錯(cuò)選擇，這要?dú)w功于它們兼具準(zhǔn)確性和速度。隨著物聯(lián)網(wǎng)的范圍從核心進(jìn)一步延伸，將邊緣永遠(yuǎn)向外推，對(duì)能夠以更高頻率（因此更高采樣率）處理更復(fù)雜協(xié)議但功耗更低的 AFE 的需求不斷增長(zhǎng)。讓我們不要將此稱為問(wèn)題，而是將其稱為機(jī)會(huì)，在無(wú)線連接需要放入小到足以戴在耳朵里的東西中的時(shí)代，找到一種能夠?qū)崿F(xiàn)更小、更快和更低功耗的 AFE 的技術(shù)，并且有可能成為由從其操作環(huán)境中收集的能量提供動(dòng)力。

特區(qū)的一點(diǎn)背景

顧名思義，SAR 通過(guò)連續(xù)逼近模擬輸入的值來(lái)運(yùn)行，迭代地將輸入電壓與重復(fù)減半的參考電壓進(jìn)行比較，直到參考電壓和源之間的差異無(wú)法區(qū)分或滿足設(shè)計(jì)要求。每次比較都會(huì)產(chǎn)生一個(gè)“更高”或“更低”的結(jié)果，在數(shù)字輸出中形成一個(gè)位，從最高有效位開(kāi)始。這種情況一直持續(xù)到轉(zhuǎn)換器以足夠的精度生成足夠的位來(lái)表示模擬輸入。

圖 1：3 位 SAR ADC 示例

由于所有步驟都需要在采樣周期內(nèi)完成，因此可能的位數(shù)主要取決于電路中需要更改的元件的響應(yīng)時(shí)間。這包括用于與輸入電壓（通常存儲(chǔ)在包含開(kāi)關(guān)和電容器的采樣保持電路中）進(jìn)行比較的參考電壓。反過(guò)來(lái)，該參考電壓（通常）由數(shù)模轉(zhuǎn)換器或 DAC 生成。因此，SAR 轉(zhuǎn)換器的采樣率將在一定程度上由用于生成參考電壓的 DAC 和控制邏輯決定，但通常 SAR 性能實(shí)際上受到比較器速度的限制。輸入端的開(kāi)關(guān)電容實(shí)際上是一個(gè)低通濾波器，它引入了一個(gè)上限頻率閾值，但由于開(kāi)關(guān)電阻低且電容小，這意味著轉(zhuǎn)換器通常可以處理數(shù)百 MHz 或更高的信號(hào)；特區(qū)的另一個(gè)積極特征。

就整體精度而不僅僅是分辨率而言，重要的是生成供 DAC 使用的參考電壓（而不是 DAC 生成的用于比較器的電壓）也要盡可能準(zhǔn)確，因?yàn)樗衅渌麥y(cè)量都與這個(gè)。盡可能多地集成整個(gè)解決方案的 SAR，包括開(kāi)關(guān)電容器 S&H 和 DAC 參考電壓發(fā)生器，將提供最佳性能。

克服 SAR 轉(zhuǎn)換器的限制

流水線 ADC 具有多個(gè)階段，每個(gè)階段都處理部分轉(zhuǎn)換過(guò)程。隨著每個(gè)階段完成其操作，它可以自由地接受下一個(gè)樣本。流水線 ADC 的主要優(yōu)勢(shì)之一是它的速度。一旦管道完全準(zhǔn)備好，它就可以隨著新樣本“推動(dòng)”數(shù)據(jù)而產(chǎn)生新的輸出。雖然 SAR 的架構(gòu)通?；诙啻问褂玫膯渭?jí)，但流水線轉(zhuǎn)換器使用并行性來(lái)加快速度。

將 SAR 和流水線方法相結(jié)合產(chǎn)生了所謂的 SAR 輔助流水線 ADC。Adesto 的工程師已經(jīng)實(shí)施了這種方法來(lái)創(chuàng)建一個(gè) ADC，該 ADC 可以在高帶寬下以最高速度和精度運(yùn)行，但需要最小的功率和面積。

Adesto 開(kāi)發(fā)的轉(zhuǎn)換器使用兩個(gè) SAR 級(jí)；第一階段處理輸出的最高有效位，而第二階段處理最低有效位。通過(guò)添加一個(gè)數(shù)字模塊來(lái)處理定時(shí)和校正（參見(jiàn)圖 2），SAR 輔助流水線轉(zhuǎn)換器可以在不到同類(lèi) SAR 轉(zhuǎn)換器一半的時(shí)間內(nèi)生成結(jié)果，而不會(huì)產(chǎn)生與傳統(tǒng)流水線 ADC（包括物理尺寸和功耗）。

圖 2：SAR 輔助流水線 ADC 架構(gòu)

簡(jiǎn)單來(lái)說(shuō)，只要第一個(gè) SAR 階段完成轉(zhuǎn)換，它就可以接受一個(gè)新樣本，而第二個(gè) SAR 階段完成第一個(gè)樣本的轉(zhuǎn)換。級(jí)之間放大器的增益放寬了對(duì)第二個(gè) SAR 的要求，從而產(chǎn)生了比 SAR 本身更節(jié)能的解決方案。

圖 3 顯示了 Adesto 的 SAR 輔助管道 ADC 的框圖。

圖 3：Adesto 的單通道 SAR 輔助管道 ADC

如圖 3 所示，Adesto 開(kāi)發(fā)的 IP 包含所有關(guān)鍵功能，包括參考電壓發(fā)生器、定時(shí)和控制邏輯、數(shù)字校準(zhǔn)以及去耦電容器。對(duì)所有模擬模塊使用深 n 阱技術(shù)可提供對(duì)襯底噪聲的抗擾度，當(dāng)客戶在可能沒(méi)有專用模擬電源可用的設(shè)計(jì)中授權(quán)使用 IP 時(shí)，這一點(diǎn)尤為重要。該設(shè)計(jì)真正全面，因?yàn)樗恍枰獠?a target="_blank">電壓基準(zhǔn)或穩(wěn)壓器。

相同的內(nèi)核 IP 已用于開(kāi)發(fā)針對(duì)正交 I/Q 調(diào)制架構(gòu)的雙通道解決方案（圖 4）?？梢钥闯?，一些功能可以在兩個(gè)通道之間共享，同時(shí)包括單獨(dú)的參考緩沖器和時(shí)鐘樹(shù)，以最大限度地減少通道之間的串?dāng)_。

圖 4：Adesto 的雙通道 SAR 輔助管道 ADC

這種方法提供的主要優(yōu)勢(shì)之一是其低功耗運(yùn)行。Adesto 部署在現(xiàn)已上市的批量 IP 中，包括采用 28nm 工藝的雙通道解決方案，在每個(gè)通道上提供 160Msamples/s，總功耗僅為 18mW。該 ADC 的總芯片面積僅為 0.055mm2，因此具有極高的面積效率。盡管具有這種集成度，但它可以提供 63.1dB 的 SNDR，并且通道之間的串?dāng)_低于 -80.0dB。

同一轉(zhuǎn)換器的八通道版本可以同時(shí)處理四個(gè) I/Q 通道，以 122.88Msamples/s 的速度運(yùn)行，同時(shí)仍僅耗散 45mW。它的有效位數(shù) （ENOB） 為 10.2 位，但仍只需要 0.3 平方毫米的芯片面積。Adesto 還可以提供 12 位 SAR 輔助流水線 ADC，在僅 0.05mm2 的裸片面積上實(shí)現(xiàn) 200Msamples/s 的采樣率、10mW 的功耗。

AFE 嚴(yán)重依賴 ADC 的性能，而不起眼的 SAR 是工程師可用的最可靠和最通用的架構(gòu)之一。這只是 Adesto 提供的 IP 的一個(gè)示例，該 IP 已經(jīng)過(guò)優(yōu)化以滿足最新應(yīng)用程序的需求。

審核編輯：郭婷