inout連接不上如何解決呢
0 引言
在SpinalHDL 1.7.0版本里，在仿真方面開始支持了VCS，這解決了在FPGA設計里采用Verilator時無法仿真廠商IP的問題。故此，前段時間嘗試了把集成FPGA廠商DDR IP的測試。不曾想?yún)s遇到了一個從未遇到的錯誤。在DDR仿真里一般由控制器IP以及廠商的Memory Model組成，我將其各自封裝成了一個Blackbox，而在集成的時候確過不去了。為簡單起見，這里采用下面的代碼示例：
?
看起來似乎沒啥毛病對吧，而且在之前寫Verilog時候inout端口也是這么連接的。然而在運行的時候卻報了下面的錯誤：
這錯誤類型我熟，但貌似明顯我并沒有犯這個錯誤啊…… 》解決之道
首先需要說明的是，這種使用場景也僅在仿真的時候會使用到，而真實的設計場景是不會有這么用的。但上面這個場景確實存在。在git上大神給出了下面的答復：
??
針對這種場景，這里給出一個解決方案,ddrWrapper重寫如下：
修改后即可達成我們想要的效果：
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA設計
+關注
關注
9文章
431瀏覽量
28218 -
DDR
+關注
關注
11文章
762瀏覽量
69584 -
VCS
+關注
關注
0文章
80瀏覽量
10347
原文標題：踩坑系列——inout連接不上
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
Verilog inout 雙向口使用和仿真
芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。一般信號線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r候就要用到INOUT類型了。就是一個端口同時做輸入和輸出。 inout在具體實現(xiàn)上一般用三態(tài)
發(fā)表于 01-17 10:08
Verilog inout 雙向口使用和仿真-轉(zhuǎn)載
芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。一般信號線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r候就要用到INOUT類型了。就是一個端口同時做輸入和輸出。 inout在具體實現(xiàn)上一般用三態(tài)
發(fā)表于 02-01 11:16
inout testbench寫法總結
。 inout在具體實現(xiàn)上一般用三態(tài)門來實現(xiàn)。三態(tài)門的第三個狀態(tài)就是高阻'Z'。 當inout端口不輸出時，將三態(tài)門置高阻。這樣信號就不會因為兩端同時輸出而出錯了,更詳細的內(nèi)容可以搜索一下三態(tài)門tri-state
發(fā)表于 08-09 08:21
是否可以將一個inout端口直接連接到另一個inout端口？
是否可以將一個inout端口直接連接到另一個inout端口？在我的應用中，這個特定的信號只能連接兩個外部設備，但是通過FPGA。它是兩個外部設備的雙向引腳。我已經(jīng)看到其他地方建議使用類
發(fā)表于 04-15 15:08
為什么CC2540建立連接不上呢？
請教一個問題，兩個2540設備，一主一從，主查找到這個從設備，會啟動與從設備的連接動作，但是這個時候，從掉電了，我監(jiān)控到的結果是主一直停留在connecting的狀態(tài)，就是啟動建立連接的時候，為什么連接
發(fā)表于 11-06 09:32
INOUT信號問題
; data_inout_buffer）; 當我試圖映射信號時，它顯示錯誤：錯誤：Xst：528 - 信號單位中的多源>;此信號連接到多個驅(qū)動程序。（2）我無法監(jiān)控chipcope pro分析儀中
發(fā)表于 04-07 08:04
VS-RK3399安卓主板adb 鏈接不上問題如何解決？
VS-RK3399安卓主板adb 鏈接不上問題如何解決？近來有不少人都在問，為啥RK3399的android系統(tǒng)，怎么都連接不
發(fā)表于 07-20 15:09
Inout雙向端口信號處理方法
Inout端口信號做輸入時,觀察例子中的輸出Data_out_t就應該是高阻態(tài)的,Inout在具體實現(xiàn)上一般用三態(tài)門來實現(xiàn)。三態(tài)門的第三個狀態(tài)就是高阻''Z''。當Inout端口不輸出
發(fā)表于 11-11 10:24
?4198次閱讀
簡談FPGA/Verilog中inout端口使用方法
。 ? ? ? ?芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。就是一個端口同時做輸入和輸出。 inout在具體實現(xiàn)上一般用三態(tài)門來實現(xiàn)。三態(tài)門的第三個狀態(tài)就是高阻'Z'。當inou
pppoe什么意思_pppoe連接不上怎么辦
新一代互聯(lián)網(wǎng)絡在高性能、高可擴展性、高可用性和易部署性等方面提出了更高的要求，使得路由器結構越來越復雜，我們需要掌握的相關知識也越來越多，那么你知道路由器pppoe連接不上怎么辦嗎？下面是小編整理的一些關于路由器pppoe
發(fā)表于 04-27 10:34
?4.7w次閱讀
wifi有信號卻連接不上是為什么
現(xiàn)在越來越多的小伙伴對于教大家為什么wifi有信號卻連接不上的方法這方面的問題開始感興趣，因為大家現(xiàn)在都是想要熟知，那么既然現(xiàn)在大家都想要知道教大家為什么wifi有信號卻連接
發(fā)表于 06-04 09:15
?1.5w次閱讀
為什么Xshell連接不上服務器？
Xshell為什么連接不上服務器?Xshell可在Windows桌面下訪問不同系統(tǒng)下的遠程終端服務器，并且進行操作控制。新手用戶有時在用Xshell遠程連接Linux服務器時，可能
Verilog inout雙向口使用和仿真的方法
芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。一般信號線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r候就要用到INOUT類型了。就是一個端口同時做輸入和輸出。
verilog inout用法與仿真
Verilog語言是一種硬件描述語言（HDL），用于描述數(shù)字邏輯電路和系統(tǒng)。它是一種非常強大且廣泛使用的語言，在數(shù)字電路設計中扮演著重要的角色。其中， inout 是Verilog中的一種信號類型
inout類型怎么仿真
InOut類型的仿真是指通過計算機軟件模擬和模擬硬件組件之間的輸入和輸出交互過程，以驗證和評估電子電路設計的正確性和性能。下面將詳細介紹InOut類型的仿真及其實現(xiàn)方法。 一、InOut類型的概述
評論